smic-asic 文章進(jìn)入smic-asic技術(shù)社區(qū)

合理選擇SoC架構(gòu)

找到價(jià)格、性能和功耗的最佳結(jié)合點(diǎn)實(shí)際上就確保贏得了SoC設(shè)計(jì)，但說(shuō)起來(lái)容易做起來(lái)難。在實(shí)際可用的雙芯核架構(gòu)、可編程加速器和數(shù)百萬(wàn)門FPGA出現(xiàn)以前，一種80:20法則用起來(lái)很奏效：如果計(jì)算負(fù)荷的80%為數(shù)據(jù)處理，那么選擇RISC架構(gòu)，在RISC中實(shí)施信號(hào)處理。而當(dāng)今面臨太多的架構(gòu)選擇，差別甚微，用單一處理器架構(gòu)來(lái)解決優(yōu)化問(wèn)題已不可能。一種較為成功的方法是通過(guò)將計(jì)算資源與特性集匹配來(lái)實(shí)現(xiàn)。將一種復(fù)雜系統(tǒng)映射到硅中，在相當(dāng)程度上依賴于設(shè)計(jì)是在現(xiàn)有SoC上實(shí)現(xiàn)還是從頭做起。對(duì)于前一種情況，系統(tǒng)設(shè)計(jì)師應(yīng)從了解四個(gè)
關(guān)鍵字： TI SoC ASIC

可配置系統(tǒng)級(jí)驗(yàn)證環(huán)境加速SoC開(kāi)發(fā)

利用嵌入式硅IP可以縮短SoC設(shè)計(jì)所需的開(kāi)發(fā)時(shí)間，這已成為眾所公認(rèn)的事實(shí)。但要從完工后的整個(gè)系統(tǒng)角度出發(fā)，整合及驗(yàn)證來(lái)自多家廠商的元件，需要相當(dāng)?shù)臅r(shí)間和努力，然而它們卻常被忽略。這會(huì)對(duì)嵌入式軟件開(kāi)發(fā)人員造成額外負(fù)擔(dān)，因?yàn)樗麄冃枰猄oC的外圍和接口以及處理器的精確模型，才能在設(shè)計(jì)投片之前，針對(duì)正在開(kāi)發(fā)的SoC，迅速完成應(yīng)用固件的測(cè)試及除錯(cuò)。如果SoC平臺(tái)以可配置處理器和外圍IP為基礎(chǔ)，這些IP又來(lái)自多家供貨商，這種情形就更加重要，因?yàn)樵O(shè)計(jì)人員必須確認(rèn)在特定配置下，每個(gè)元件的功能不會(huì)影響到其它元件的工作。除此
關(guān)鍵字： ARC SoC ASIC

雙層AMBA總線設(shè)計(jì)及其在SoC芯片設(shè)計(jì)中的應(yīng)用

摘要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設(shè)計(jì)能極大地提高總線帶寬，并使系統(tǒng)架構(gòu)更為靈活。文章詳細(xì)介紹了此設(shè)計(jì)的實(shí)現(xiàn)，并從兩個(gè)方面對(duì)兩種總線方式進(jìn)行了比較。關(guān)鍵詞：雙層AMBA總線;總線帶寬;SoC 引言一般說(shuō)來(lái)，SoC芯片是由片上芯核、用戶設(shè)計(jì)的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結(jié)構(gòu)。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點(diǎn)占據(jù)了市場(chǎng)的主要份額，ARM7TDMI因其相對(duì)低廉的價(jià)格
關(guān)鍵字： SoC 雙層AMBA總線總線帶寬 SoC ASIC

Cypress推出小體積高集成度PSoCTM器件

賽普拉斯半導(dǎo)體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級(jí)芯片 (PSoCTM) 混合信號(hào)陣列已進(jìn)入批量生產(chǎn)銷售階段。除了4個(gè)可配置模擬部件和4個(gè)可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲(chǔ)器的8K字節(jié)快閃存儲(chǔ)器和用于數(shù)據(jù)存儲(chǔ)的512字節(jié)SRAM，從而使其成為對(duì)成本敏感的消費(fèi)類和工業(yè)控制應(yīng)用（比如觸摸感應(yīng)控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風(fēng)扇控制器和電池充電器等）的理
關(guān)鍵字： Cypress SoC ASIC

開(kāi)放核協(xié)議—IP核在SoC設(shè)計(jì)中的接口技術(shù)

摘要：本文介紹了IP核的概念及其在SoC設(shè)計(jì)中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。關(guān)鍵詞：SoC；IP核；OCP引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開(kāi)發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對(duì)提高IP核的復(fù)用意義重大。本文簡(jiǎn)單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計(jì)中提高I
關(guān)鍵字： IP核 OCP SoC SoC ASIC

Cadence混合信號(hào)SoC設(shè)計(jì)技術(shù)在ICSICT 2004獲得好評(píng)

中國(guó)每三年舉辦一次的固態(tài)和集成電路技術(shù)國(guó)際會(huì)議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國(guó)召開(kāi)的集成電路和微電子技術(shù)領(lǐng)域最高級(jí)別和最大的國(guó)際會(huì)議。它提供了一個(gè)展示固態(tài)和集成電路領(lǐng)域最新發(fā)展的國(guó)際交流平臺(tái)，為提高中國(guó)集成電路技術(shù)的學(xué)術(shù)水平和推動(dòng)中國(guó)集成電路產(chǎn)業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術(shù)、先進(jìn)材料和其它相關(guān)的所有研究領(lǐng)域都屬于會(huì)議的討論范圍。&nbs
關(guān)鍵字： Cadence SoC ASIC

QuickLogic可編程SOC系列瞄準(zhǔn)數(shù)字媒體應(yīng)用

嵌入式標(biāo)準(zhǔn)產(chǎn)品（ESPs）的先驅(qū)企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產(chǎn)品系列以廣受歡迎的以QuickMIPS 產(chǎn)品系列中的的QL902M為為基礎(chǔ)并，內(nèi)置了了專為用于嵌入式數(shù)字媒體應(yīng)用的器件而設(shè)計(jì)的附加預(yù)編程模塊。該系列的首款產(chǎn)品為QL92010，其中內(nèi)置了了一個(gè)IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無(wú)線IP網(wǎng)絡(luò)數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
關(guān)鍵字： QuickLogic SoC ASIC

SoC中的電源設(shè)計(jì)、分析與驗(yàn)證

2004年6月A版摘要：本文分析了深亞微米下超大規(guī)模SoC的電源設(shè)計(jì)中存在的問(wèn)題，給出了業(yè)界適用的設(shè)計(jì)、驗(yàn)證方法，并以工程設(shè)計(jì)為例，給出層次性SoC設(shè)計(jì)中電源設(shè)計(jì)、驗(yàn)證的適用流程。關(guān)鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格引言　　SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術(shù)向前發(fā)展的必然趨勢(shì)。與工藝技術(shù)逐步先進(jìn)的變化相適應(yīng)，SoC芯片上的內(nèi)核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個(gè)顯著好處是使整個(gè)芯片的功耗降低，然而它同時(shí)也帶來(lái)了芯片噪聲容限降低的負(fù)面影響。芯片供電電源
關(guān)鍵字： SoC SoC ASIC

FPSLIC簡(jiǎn)化SoC設(shè)計(jì)

電子設(shè)計(jì)應(yīng)用2004年第9期門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個(gè)系統(tǒng)成本。但由于門陣列的設(shè)計(jì)工具價(jià)格太高，流片費(fèi)用(NRE)的負(fù)擔(dān)太重，風(fēng)險(xiǎn)高，設(shè)計(jì)周期太長(zhǎng)，所以不能被一般公司所采用。Xilinx開(kāi)發(fā)出的第一批基于SRAM的FPGA，由于其軟件價(jià)格很低，沒(méi)有流片費(fèi)用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數(shù)百萬(wàn)門的邏輯放入一個(gè)芯片里，使其達(dá)到可以把整個(gè)系統(tǒng)濃縮到單個(gè)芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
關(guān)鍵字： FPSLIC SoC ASIC

賽普拉斯宣布已開(kāi)始生產(chǎn)一款新型可編程系統(tǒng)級(jí)芯片（PSoCTM）混合信號(hào)陣列

賽普拉斯半導(dǎo)體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開(kāi)始生產(chǎn)一款新型可編程系統(tǒng)級(jí)芯片（PSoCTM）混合信號(hào)陣列。這種具有擴(kuò)展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構(gòu)的適用范圍，以滿足消費(fèi)類、工業(yè)、辦公自動(dòng)化、電信和汽車應(yīng)用中更大規(guī)模、更復(fù)雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場(chǎng)副總裁John McDonald說(shuō)：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實(shí)現(xiàn)片上
關(guān)鍵字：賽普拉斯 SoC ASIC

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗(yàn)證環(huán)境

日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗(yàn)證環(huán)境。旨在加強(qiáng)SoC驗(yàn)證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗(yàn)證方案成功建立了ARM-based SoC驗(yàn)證環(huán)境。利用Seamless協(xié)同驗(yàn)證環(huán)境，華為已經(jīng)成功調(diào)試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。華為早在上個(gè)世紀(jì)90年代就認(rèn)識(shí)到SoC的功能驗(yàn)證比傳統(tǒng)的ASIC的功能驗(yàn)證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時(shí)產(chǎn)品的開(kāi)發(fā)周期也更
關(guān)鍵字： Mentor Graphics SoC ASIC

北京集成電路設(shè)計(jì)園選用Cadence SoC Encounter設(shè)計(jì)平臺(tái)

美國(guó)Cadence設(shè)計(jì)系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會(huì)主席Ray Bingham先生一行，到北京集成電路設(shè)計(jì)園訪問(wèn), 設(shè)計(jì)園公司總經(jīng)理郝偉亞先生詳細(xì)介紹了設(shè)計(jì)園以及北京集成電路設(shè)計(jì)產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長(zhǎng)期致力于中國(guó)電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對(duì)于作為中國(guó)7個(gè)國(guó)家IC設(shè)計(jì)基地之一的北京集成電路設(shè)計(jì)園，擴(kuò)展其數(shù)字設(shè)計(jì)平臺(tái)，選用Cadence SoC Encounter為實(shí)現(xiàn)很復(fù)雜、高性能的芯片提供經(jīng)過(guò)驗(yàn)證的設(shè)計(jì)工具，應(yīng)對(duì)納米技術(shù)挑戰(zhàn)，感
關(guān)鍵字： Cadence SoC ASIC

高速SoC單片機(jī)C8051F

美國(guó)Cygnal公司專門從事混合信號(hào)系統(tǒng)芯片(SoC)單片機(jī)的設(shè)計(jì)與制造。公司更新了原51單片機(jī)結(jié)構(gòu)，設(shè)計(jì)了具有自主產(chǎn)權(quán)的CIP-51內(nèi)核，運(yùn)行速度高達(dá)每秒25MIPS。現(xiàn)已設(shè)計(jì)并為市場(chǎng)提供了29個(gè)品種的C8051F系列SoC單片機(jī)，預(yù)計(jì)今年年內(nèi)還將完成20多個(gè)新的SoC單片機(jī)的設(shè)計(jì)。 C8051F系列是集成的混合信號(hào)系統(tǒng)芯片SoC單片機(jī)，具有與MCS-51內(nèi)核及指令集完全兼容的微控制器，除了具有標(biāo)準(zhǔn)8051的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件(參見(jiàn)圖
關(guān)鍵字： SoC ASIC

SoC處理器的定標(biāo)原則

半導(dǎo)體器件定標(biāo)(scaling)在量上的不斷進(jìn)展蘊(yùn)育著系統(tǒng)級(jí)芯片(SoC)器件在設(shè)計(jì)和結(jié)構(gòu)上質(zhì)的深刻變化。IC器件定標(biāo)可以加強(qiáng)功率效率、增加帶寬和顯著改進(jìn)功能集成性，而要挖掘出硅的全部性能潛力，還須在設(shè)計(jì)復(fù)雜性管理和改進(jìn)設(shè)計(jì)可重用性方面做同樣的努力。代表ITRS對(duì)半導(dǎo)體定標(biāo)的一致觀點(diǎn)的一個(gè)簡(jiǎn)易技術(shù)模型示出了芯片設(shè)計(jì)上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟(jì)上的壓力。專用處理器性能的不斷提高和器件的自動(dòng)生成將使處理器芯核在SoC結(jié)構(gòu)體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實(shí)現(xiàn)的
關(guān)鍵字： SoC SoC ASIC

Cypress微系統(tǒng)公司推出用于PSoCTM混合信號(hào)陣列的集成開(kāi)發(fā)環(huán)境

賽普拉斯半導(dǎo)體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級(jí)芯片（PSOCTM）混合信號(hào)陣列的PSoC Designer 4.0集成開(kāi)發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個(gè)完整的圖形成套工具，它通過(guò)提供“點(diǎn)擊”系統(tǒng)設(shè)計(jì)能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設(shè)備和應(yīng)用程序編輯器以及一個(gè)簡(jiǎn)單圖形用戶接口（GUI）下的編譯器、調(diào)試器
關(guān)鍵字：賽普拉斯 SoC ASIC