fpga-to-asic 文章 最新資訊
FPGA外圍電路集成運算放大器實用電路分析（一）
- 集成運算放大器加上反饋電路，使其具有各種各樣的特性，實現(xiàn)各種各樣的電路功能，集成運算放大器的主要應(yīng)用有： DC放大器——DC低頻信號的放大器。 音頻放大器——數(shù)十赫茲至數(shù)十千赫茲的低頻信號的放大器。 視頻放大器——數(shù)十赫茲至數(shù)十兆赫茲的視頻信號的放大器。 有源濾波器——低通濾波器、高通濾波器、帶通濾波器、帶阻濾波器。 模擬運算——模擬信號的加法、減法、微分、積分等運算。 信號的發(fā)生和轉(zhuǎn)換——正弦波振蕩電路、矩形波發(fā)生電路、電壓比較器、電壓—電流轉(zhuǎn)換電路等。 1?集成運算放大器典
- 關(guān)鍵字： FPGA 運算放大器
跳上Avalon總線：一種簡化的FPGA接口
- 引言 許多新式FPGA設(shè)計采用了一些用于控制的嵌入式處理器。一種典型解決方案需要使用諸如NIOS等嵌入式軟處理器。另一種解決方案則使用包含一個內(nèi)置硬處理器的SoC(片上系統(tǒng))器件。圖1所示為一個典型的Altera?FPGA系統(tǒng)，該系統(tǒng)包含處理器和一系列通過Avalon內(nèi)存映射(MM)總線連接的外設(shè)。這些處理器極大地簡化了最終應(yīng)用，但是要求開發(fā)人員擁有堅實的編程背景和精細復(fù)雜工具鏈的相關(guān)知識。這會阻礙調(diào)試工作的推進，特別是如果硬件工程師需要一種不會煩擾軟件工程師即可完成外設(shè)讀寫的簡單方法。
- 關(guān)鍵字： FPGA Avalon
基于FPGA的分時長期演進能量擴散模塊實現(xiàn)
- *基金項目：國家科技重大專項(編號：2016ZX03002010) 引言 我國移動通信的發(fā)展經(jīng)歷了從模擬到數(shù)字的過程，包括TACS、GSM、CDMA等2G移動通信系統(tǒng)以及WCDMA和TD-SCDMA等3G移動通信系統(tǒng)。3G及其以后的移動通信系統(tǒng)追求的主要目標(biāo)是高速率數(shù)據(jù)、廣覆蓋和大容量。我國已從3G逐步過渡到4G無線技術(shù)，隨著4G技術(shù)的大量普及，其峰值速率要求越來越高，比如4G中低速移動性時峰值傳輸速率能超過100Mbit/s甚至更高。鑒于4G?TD-LTE標(biāo)準(zhǔn)下傳輸速率要求過高，本文在
- 關(guān)鍵字： FPGA TD-LTE
2016年FPGA供貨商營收排行榜
- FPGA供貨商的表現(xiàn)看來超越整體半導(dǎo)體市場... 筆者在先前的一篇文章提到，2016年對半導(dǎo)體產(chǎn)業(yè)來說是艱難的一年，最后的統(tǒng)計數(shù)字也顯示整體產(chǎn)業(yè)成長表現(xiàn)平平;不過在FPGA領(lǐng)域卻看到不少變化，最引人矚目的就是英特爾(Intel)在2015年完成收購Altera。 另一家FPGA供貨商Microsemi則在2015年完成收購PMC-Sierra，接著又將遠程無線電頭端業(yè)務(wù)(Remote Radio Head Business)出售給MaxLinear，以及將電路板級產(chǎn)品出售給Mercury
- 關(guān)鍵字： FPGA Microsemi
理解并滿足FPGA電源要求(下)
- 接上篇5 電源是一種系統(tǒng)級問題電源軌通常有特殊的硬件和互操作性要求，而當(dāng)前的 需求很大程度上取決于每一用戶獨特的設(shè)計，因此，盡可能 在設(shè)計早期階段考慮FPGA電源管理就顯得非常重要。系統(tǒng) 級決定包括電源供電分組和排序、數(shù)字控制，而硬件設(shè)計對 系統(tǒng)性能、成本和設(shè)計時間有較高的要求，這意味著要通過 合理的規(guī)劃來降低風(fēng)險。6 ?電源軌分組和排序一片F(xiàn)PG A會有很多需要電源供電的輸入引腳， 但是 并沒有必要為每一FPGA電源軌輸入專門供電。對于每一種 FPGA，Altera提供了引腳連接指南文檔，不但
- 關(guān)鍵字： FPGA 電源
理解并滿足FPGA電源要求(上)
- ? ? ?靈活的FPGA實現(xiàn)方案具有很多優(yōu)勢但也面臨很大的挑戰(zhàn)：為FPGA供電以確保無縫工作。本白皮書旨在找到是什 么原因?qū)е翭PGA供電越來越復(fù)雜，介紹設(shè)計FPGA電源樹時 必須要綜合考慮的問題，研究FPGA電源為什么是真正的系 統(tǒng)級問題，這一系統(tǒng)級問題為什么日益突出。1 是什么決定了FPGA電源要求?FPGA的功耗需求是由固定的和變化的兩種因素綜合決 定的：工藝技術(shù)和硅片設(shè)計所帶來的靜態(tài)功耗，以及每一設(shè) 計獨特的應(yīng)用所帶來的動態(tài)功耗。動態(tài)功耗是每一資源具體的使用及其使用量
- 關(guān)鍵字： FPGA 電源
基于FPGA的高速數(shù)據(jù)采集卡設(shè)計與實現(xiàn)
- 引言 ? ? ?數(shù) 據(jù) 采 集 系 統(tǒng) 是 信 號 與 信 息 處 理 系 統(tǒng) 的 重 要 組 成 部 分，隨著信息技術(shù)和高速互聯(lián)技術(shù)的飛速發(fā)展，人們面臨的 信號處理任務(wù)越來越繁重，數(shù)字信號處理的速度和精度也越 來越高，高速數(shù)據(jù)采集卡的重要性日益凸顯。要解決高分辨 率、高精度等問題，對存儲設(shè)備的讀寫速度、高速ADC技 術(shù)指標(biāo)的要求必然會提高。FPGA靈活的配置與驗證設(shè)計方 法、豐富的IP核資源，大大簡化了DDR II SDRAM讀寫和以 太網(wǎng)MAC協(xié)議層的設(shè)計，給設(shè)計帶來了便
- 關(guān)鍵字： FPGA 數(shù)據(jù)采集卡
基于FPGA的循環(huán)冗余校驗碼設(shè)計
- ? ? ?在現(xiàn)代數(shù)字通信中，要求信息在傳輸過程中造成的數(shù)字差錯必須足夠低。但由于通信信道存在噪聲和傳輸特性不 理想等原因造成了信號的碼間串?dāng)_，導(dǎo)致信息在傳輸過程產(chǎn) 生差錯。為了最大限度地保證通信過程中信息的完整性，需 要采用信道編碼技術(shù)對可能發(fā)生的差錯進行有效地控制，而 循環(huán)冗余校驗碼就是其中一個最有效的編碼技術(shù)。1 ?循環(huán)冗余校驗碼基本思想循環(huán)冗余校驗碼是一種校錯能力很強且使用非常廣泛 的差錯檢驗方法。循環(huán)冗余校驗碼采用在發(fā)送的有用碼后面 加入校驗碼來實現(xiàn)數(shù)字通信
- 關(guān)鍵字： FPGA 校驗碼
英特爾新FPGA 臺積電20納米代工
- 因應(yīng)快速成長的物聯(lián)網(wǎng)應(yīng)用市場，英特爾宣布推出Intel Cyclone 10可編程邏輯閘陣列(FPGAs)系列產(chǎn)品，均采用臺積電20納米先進制程生產(chǎn)。這款FPGA的設(shè)計是要提供快速、省電的處理能力，并可適用于包括汽車、工業(yè)自動化、專業(yè)影音及視覺系統(tǒng)等各種應(yīng)用。 隨著各種“物件”的連結(jié)程度愈來愈高，且能在彼此間相互分享大量的即時數(shù)據(jù)，數(shù)據(jù)也變得越來越不容易處理。來自于建筑物、工廠、家庭以及車輛上的各種感應(yīng)器和攝影機的資訊傳送速度不斷地增加，因此單靠微處理器及微控制器(MCU
- 關(guān)鍵字： 英特爾 FPGA
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473