安富利公司旗下之安富利電子元件部 （Avnet Electronics Marketing） 美洲業務區與賽普拉斯半導體公司聯合發布了Spartan-3A 現場可編程門列陣 （FPGA） 評估套件升級版。升級后的套件在 Xilinx Spartan-3A FPGA 評估套件中增加了賽普拉斯 CY3217 （MiniProg） 編程器，從而可實現觸摸感應、USB 連接與模擬編程等功能。該套件已于今年 5 月 15 日發布，由安富利獨家供貨，價格為 39 美元。
安富利 Spartan-3A FPG
關鍵字：
安富利 賽普拉斯 FPGA USB
日前，Achronix 半導體公司宣布全球速度最快的 FPGA 現已開始供貨。Speedster 系列的首款產品為 SPD60，該產品系列的速度可達 1.5 GHz，性能比現有 FPGA 提高了 3 倍。
參加 Achronix 早期試用合作的客戶已經利用 Speedster 在需要類似 ASIC 性能的應用中取得了重大成功，這些應用包括網絡、電信、測試與測量、加密以及其他高性能應用。Speedster 系列 FPGA 非常適用于上述各應用類型。
Achronix 與領先的合成技術廠商合作
關鍵字：
FPGA Achronix 半導體 ASIC
2008年，Moshe Gavrielov 被提名擔任總裁兼 CEO 之職。Wim Roelandts 留任董事會主席之職。賽靈思公司被全球半導體聯盟評為最受尊敬半導體公司。
關鍵字：
賽靈思 FPGA
芯片是一個產業鏈的終結，也是另一個產業鏈的開始，而產業鏈起點的高度往往決定了產業整體發展的高度。
近日，在安捷倫公司的數字測量論壇上，雖然大會的主題是數字設計測量的未來發展，但安捷倫著力和大家分享的卻是自己在示波器產品設計方面的理念和經驗。安捷倫強調，要開發出高性能示波器必須具有自己開發專用芯片的能力，安捷倫可以在將示波器作為重點的這幾年取得高速增長，根本在于原有的RF設計能力大幅提升了示波器產品的性能，使之快速趕上競爭對手的產品，即示波器產品的突破來源于芯片技術的提升。
一個以測試儀器為
關鍵字：
芯片 ASIC 數字測量 安捷倫 200809
為滿足寬帶網絡和電信應用需求，Altera公司今天宣布，開始面向使用XAUI通信協議的設計人員提供萬兆以太網(10GbE)參考設計。網絡路由器、企業和城域以太網交換機以及存儲交換機中的線路卡和系統控制器都可以采用Altera Arria®和Stratix®系列FPGA來可靠地連接10GbE背板或者網絡。Altera的10GbE解決方案符合IEEE 802.3ae標準，成功地通過了新罕布什爾州大學(University of New Hampshire)通用性實驗室(UNH-IOL) 1
關鍵字：
Altera 寬帶 以太網 XAUI FPGA
摘要： 本文介紹了IP廠商的發展策略。
關鍵詞： IP；ARM；SoC；FPGA
如果讀一讀當前的報紙，你就會發現，房地產的價格并不總是在上揚，這與有些人告訴你的正好相反。它們是波動的。它們也有可能下跌。影響它的參數實在太多，無法一一列舉，其中就包括了面積方面的考慮。
芯片上的“房地產”基本上都在貶值。設想一下，計算機建筑師們和芯片廠商們試圖按照其腦力勞動的成果所占據的芯片面積來計算其價值。不妨考慮先進的半導體工藝和高效率的制造技術的另一個不那么美
關鍵字：
IP ARM SoC FPGA 200809
美國國家半導體公司 (National Semiconductor Corporation)宣布推出一款可支持Xilinx ML571 串行數字視頻系統開發電路板的全新視頻系統時鐘電路模塊參考設計。Xilinx 公司的ML571電路板只要加裝美國國家半導體該款時鐘電路模塊，便可確保內置串行/解串器的Virtex -5 LXT FPGA芯片在時鐘抖動方面有更卓越的表現，從而使許多采用FPGA 的視頻系統解決方案易符合電影與電視工程師協會(SMPTE)的SMPTE 424M的抖動標準。該參考設計模塊可以簡
關鍵字：
NS 視頻 時鐘電路 FPGA
摘要： 在簡要介紹同步數字復接基本原理的基礎上，采用VHDL語言對同步數字復接各組成模塊進行了設計，并在ISE集成環境下進行了設計描述、綜合、布局布線及時序仿真，取得了正確的設計結果，同時利用中小容量的FPGA實現了同步數字復接功能。
關鍵詞： 同步數字復接/分接 FPGA 位同步 幀同步檢測
基群速率數字信號的合成設備和分接設備是電信網絡中使用較多的關鍵設備，在數字程控交換機的用戶模塊、小靈通基站控制器和集團電話中都需要使用這種同步數字復接設備。近年來，隨著需要自建內部通信系統的公司和企
關鍵字：
FPGA 同步數字復接/分接 位同步 幀同步 檢測
摘要 采用數字方法和模擬方法設計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統，可以實現對連續脈沖信號的高分辨率可控延遲；采用Flash FPGA克服了現有SRAM FPGA系統掉電后程序丟失的缺點，提高了系統反應速度。本系統適用于需要將輸入脈沖信號進行精確延遲來產生測試或控制用的連續脈沖信號場合，具有很強的適用性。
關鍵詞 數字方法 模擬方法 分辨率 脈沖延遲 ProASIC3
在科學研究、通信和一些自動控制中，經常需要精確定時的
關鍵字：
FPGA 數字方法 模擬方法 分辨率 脈沖延遲 ProASIC3
1 引言
隨著FPGA向低成本、低功耗、高性能方向發展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內部信號的I／O引腳以及FPGA的驗證工作變得非常困難，同時FPGA的驗證和調試耗時占總開發時間的50％以上。
在驗證和調試系統時，傳統上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進行測量和分析。由于這些設備相當昂貴，而且調試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。
伴隨著EDA 工具的快速發展，Altera公司在Quartus
關鍵字：
FPGA I／O EDA QuartusⅡ 存儲
摘要： 采用按時間抽選的基4原位算法和坐標旋轉數字式計算機(CORDIC)算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶頸的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用 FFT芯片實現的高速數據吞吐能力，可以廣泛地應用于數字信號處理的各個領域。
關鍵詞： 快速傅里葉變換 CORDIC算法 現場可編程門陣列(FPGA)
快速傅里葉變換(Fast Fourier Transformation, FFT) 實時譜分析是
關鍵字：
FPGA 快速傅里葉變換 CORDIC算法 FFT
摘 要: 提出了基于歐氏算法和頻譜分析相結合的RS碼硬件編譯碼方法;利用FPGA芯片實現了GF(28)上最高速率為50Mbps、最大延時為640ns的流式譯碼方案,滿足了高速率的RS編譯碼需求。
關鍵詞: RS碼 FPGA 伴隨式 關鍵方程 IDFT
差錯控制編碼技術對改善誤碼率、提高通信的可靠性具有重要作用。RS碼既可以糾正隨機錯誤,又可以糾正突發錯誤,具有很強的糾錯能力,在通信系統中應用廣泛。由于RS碼的譯碼復雜度高,數學運算量大,常
關鍵字：
FPGA RS碼 伴隨式 關鍵方程 IDFT
引言
在傳統的控制系統中，通常將單片機作為控制核心并輔以相應的元器件構成一個整體。但這種方法硬件連線復雜、可靠性差，且在實際應用中往往需要外加擴展芯片，這無疑會增大控制系統的體積，還會增加引入干擾的可能性。對一些體積小的控制系統，要求以盡可能小的器件體積實現盡可能復雜的控制功能，直接應用單片機及其擴展芯片就難以達到所期望的效果。
復雜可編程邏輯器件（CPLD）具有集成度高、運算速度快、開發周期短等特點，它的出現，改變了數字電路的設計方法、增強了設計的靈活性。基于此，本文提出了一種采用Alt
關鍵字：
CPLD 開發環境 單片機 元器件 VHDL ASIC
隨著FPGA技術的廣泛使用，越來越需要一臺能夠測試驗證FPGA芯片中所下載電路邏輯時序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產的高端邏輯分析儀能夠實現FPGA電路的測試驗證功能，但此類儀器價格高昂，一般要十萬、數十萬人民幣。所以，研究開發價格適中且具有邏輯分析儀和FPGA電路的測試驗證功能的儀器是非常有價值的。
本文所介紹的基于虛擬儀器技術的邏輯驗證分析儀，采用FPGA技術來實現儀器硬件部分的主要設計，應用圖形化編程語言LabVIEW來實現儀器的測試軟件設計。文
關鍵字：
FPGA 邏輯分析儀 測試 虛擬儀器 LabVIEW
fpga-to-asic介紹
您好，目前還沒有人創建詞條fpga-to-asic!
歡迎您創建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473