fpga-to-asic 文章 最新資訊
優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)
- 摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進行改良。考慮到FPGA的實現(xiàn)特點，研究并設(shè)計了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
- 關(guān)鍵字： FPGA FIR 數(shù)字濾波器
在賽靈思FPGA設(shè)計中保留可重復(fù)結(jié)果
- 滿足設(shè)計的時序要求本身已非易事，而要實現(xiàn)某項設(shè)計的整體時序具有完全可重復(fù)性有時候卻是不可能的任務(wù)。幸運的是，設(shè)計人員可以借助有助于實現(xiàn)可重復(fù)時序結(jié)果的設(shè)計流程概念。影響最大的四個方面分別是 HDL 設(shè)計實踐、綜合優(yōu)化、平面布局和實施方案。 就獲得可重復(fù)結(jié)果而言，資源利用和頻率要求都很高的設(shè)計是最大的挑戰(zhàn)。它們也是可重復(fù)結(jié)果流程需求最高的設(shè)計。得到可重復(fù)結(jié)果的第一步是在 HDL設(shè)計階段運用設(shè)計合理的實踐。遵循出色的分層邊界實踐有助于保持邏輯整體性，而這在設(shè)計變更時有助于保持可重復(fù)結(jié)果。一條不錯的規(guī)
- 關(guān)鍵字： Xilinx FPGA
基于賽靈思Virtex-5 FPGA的LTE仿真器實現(xiàn)
- 功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。 這正是Prisma
- 關(guān)鍵字： Xilinx FPGA Virtex-5
以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)
- 設(shè)計人員時常需要通過增加計算能力或額外輸入（或兩者）延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網(wǎng) (VPN) 等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長，例如，為了啟用遠(yuǎn)程管理與分布式控制系統(tǒng)。 因該領(lǐng)域仍在發(fā)展并且標(biāo)準(zhǔn)尚未固定，因此成本主要取決于一次性工程費用。所以，F(xiàn)PGA 技術(shù)能實現(xiàn)最高價值。
- 關(guān)鍵字： Xilinx FPGA
賽靈思推出ISE 12.3設(shè)計套件，引入AMBA 4 AXI4 IP 核
- ISE12.3增強PlanAhead 設(shè)計與分析控制臺，并進一步優(yōu)化功耗，標(biāo)志著支持 AXI4 接口IP的推出，和即插即用FPGA 設(shè)計的實現(xiàn) 賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設(shè)計套件，這標(biāo)志著這個FPGA 行業(yè)領(lǐng)導(dǎo)者針對片上系統(tǒng)設(shè)計的互聯(lián)功能模塊， 開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設(shè)計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPG
- 關(guān)鍵字： Xilinx FPGA ISE
手把手課堂:Xilinx FPGA設(shè)計時序約束指南
- 作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達(dá)到時序收斂感到困惑。為幫助 FPGA設(shè)計新手實現(xiàn)時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現(xiàn)FPGA 設(shè)計的最優(yōu)結(jié)果。 何為時序約束？ 為保證設(shè)計的成功，設(shè)計人員必須確保設(shè)計能在特定時限內(nèi)完成指定任務(wù)。要實現(xiàn)這個目的，我們可將時序約束應(yīng)用于連線中——從某 FPGA 元件到 FPGA 內(nèi)部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。 在 FPGA 設(shè)計
- 關(guān)鍵字： Xilinx FPGA 設(shè)計時序
賽靈思變革生態(tài)系統(tǒng)加速可編程平臺主流應(yīng)用進程
- 日前， 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應(yīng)用市場， 賽靈思公司將通過其開放式平臺以及對業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)， 推動賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分， 賽靈思將幫助 FPGA 用戶根據(jù)其具體的設(shè)計與開發(fā)要求更方便快捷地找到理想的合作伙伴， 同時提升客戶與賽靈思聯(lián)盟計劃成員合作時的滿意度和質(zhì)量。 賽靈思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān) Dave Tokic 指出： “客戶開始越來
- 關(guān)鍵字： Xilinx ASIC ASSP
三大系列28nm器件成功融入主流高端ASIC和ASSP市場
- 自上世紀(jì)80年代中期FPGA作為1,500 ASIC等效門器件首次進入市場以來，F(xiàn)PGA已經(jīng)取得了長足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，F(xiàn)PGA準(zhǔn)備實踐其曾經(jīng)的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過更低的傳統(tǒng)上由ASIC和ASSP占據(jù)主要地位的中低批量應(yīng)用市場的總擁有成本，同時為大批量應(yīng)用市場提供等同的總擁有成本，賽靈思進而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應(yīng)商。另外，這種總擁有成本上的優(yōu)勢與傳統(tǒng)上FPGA能夠加速產(chǎn)品面市和降低
- 關(guān)鍵字： Xilinx 28nm ASIC ASSP
LXI總線數(shù)字化儀模塊設(shè)計
- 介紹了一種基于LXI總線數(shù)字化儀模塊的總體設(shè)計方案。該數(shù)字化儀模塊以FPGA和DSP作為采集控制和信號處理核心單元，兼容兩種標(biāo)準(zhǔn)頻率中頻信號的采集與數(shù)據(jù)處理，采用基于IEEE1588精密時鐘協(xié)議提供的時間基準(zhǔn)進行精確定時觸發(fā)。軟件系統(tǒng)在Windows NT平臺上實現(xiàn)，開發(fā)了基于Lab Windows/CVI的虛擬儀器軟面板，保證了模塊運行的穩(wěn)定性和人機界面的友好。本數(shù)字化儀模塊的特點在于該模塊在高性能FPGA的控制下實現(xiàn)兩種中頻信號采集，最高采樣頻率可達(dá)130 MHz，可靠性、穩(wěn)定性好，具有較好的實用價值
- 關(guān)鍵字： LXI總線 FPGA DSP IEEE1588 201104
基于NETFPGA的手背靜脈身份認(rèn)證系統(tǒng)
- 本作品設(shè)計并實現(xiàn)了一種基于近紅外手背靜脈檢測生物特征的個人身份認(rèn)證系統(tǒng)(VAS系統(tǒng))，在Xilinx公司提供的NetFPGA開發(fā)平臺上完成了系統(tǒng)開發(fā)。實現(xiàn)了手背靜脈圖像的采集、處理、存儲和匹配驗證等功能，充分發(fā)揮了FPGA硬件功能，采用軟硬件協(xié)同思想，流水線策略和并行處理的方法，移植和優(yōu)化了軟件算法。同時對NetFPGA平臺進行了改造和擴展;還實現(xiàn)了靈活、友好的交互界面，安全級別高，擴展性強。
- 關(guān)鍵字： 嵌入式系統(tǒng) FPGA 身份認(rèn)證 生物特征 手背靜脈 201104
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473