EEPW首頁(yè) >>
主題列表 >>
fpga-to-asic
fpga-to-asic 文章 最新資訊
電子工程師經(jīng)驗(yàn)：FPGA設(shè)計(jì)風(fēng)格須知
- 在進(jìn)行FPGA設(shè)計(jì)時(shí)，有很多需要我們注意的地方。具有好的設(shè)計(jì)風(fēng)格才能做出好的設(shè)計(jì)產(chǎn)品，這一點(diǎn)是毋庸置疑的。那么，接下來(lái)，小編就帶大家一起來(lái)看看，再進(jìn)行FPGA設(shè)計(jì)時(shí)，我們都要注意哪些呢? 一.命名風(fēng)格： 1不
- 關(guān)鍵字： FPGA 電子工程師 經(jīng)驗(yàn)
集成式比特誤碼率測(cè)試儀在FPGA中的應(yīng)用
- 隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號(hào)質(zhì)量的測(cè)試也越來(lái)越頻繁和重要。通常用示波器觀察信號(hào)波形、眼圖、抖動(dòng)來(lái)衡量信號(hào)的質(zhì)量，Xilinx提供的
- 關(guān)鍵字： FPGA 集成式 比特 誤碼率測(cè)試儀
基于FPGA的DDS基本信號(hào)發(fā)生器的設(shè)計(jì)
- 摘要：本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過(guò)外接設(shè)備撥扭開關(guān)和鍵盤控制所需波形信號(hào)的輸出，最終將波形信息顯示在LC
- 關(guān)鍵字： FPGA DDS 信號(hào)發(fā)生器
基于FPGA的TCP／IP通信協(xié)議與Matlab通信系統(tǒng)的研究
- O 引言 近年來(lái)，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測(cè)設(shè)備需要增加網(wǎng)絡(luò)實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ?，只要那些設(shè)備上增加一個(gè)網(wǎng)絡(luò)接口并實(shí)現(xiàn)了TCP／IP協(xié)
- 關(guān)鍵字： 通信 Matlab 系統(tǒng) 研究 協(xié)議 基于 TCP IP FPGA
便攜式測(cè)試設(shè)備的FPGA設(shè)計(jì)
- 過(guò)去，TMOEM設(shè)計(jì)的儀器都是根據(jù)某種標(biāo)準(zhǔn)完成測(cè)試過(guò)程。這樣，當(dāng)一個(gè)新的標(biāo)準(zhǔn)或修訂后的標(biāo)準(zhǔn)發(fā)布出來(lái)時(shí)，他...
- 關(guān)鍵字： 便攜式 測(cè)試設(shè)備 FPGA
基于FPGA的星載計(jì)算機(jī)自檢EDAC電路設(shè)計(jì)
- 摘要：為了消除空間環(huán)境中單粒子翻轉(zhuǎn)(SEU)的影響,目前星載計(jì)算機(jī)中均對(duì)RAM存儲(chǔ)單元采用檢錯(cuò)糾錯(cuò)(EDAC)設(shè)計(jì)。隨著FPGA在航天領(lǐng)域的廣泛應(yīng)用,FPGA已成為EDAC功能實(shí)現(xiàn)的最佳硬件手段。本文介紹了EDAC的編碼和實(shí)現(xiàn),提出一
- 關(guān)鍵字： FPGA EDAC 星載 計(jì)算機(jī)
基于FPGA 的UART 擴(kuò)展總線設(shè)計(jì)和應(yīng)用
- 摘要：現(xiàn)在嵌入式系統(tǒng)的功能越來(lái)越集合化,需要控制大量外設(shè)。外設(shè)模塊普遍采用UART作為通信接口,但是通常處理器都會(huì)自帶一個(gè)UART串口。實(shí)際應(yīng)用中一個(gè)串口往往不夠用,需要對(duì)系統(tǒng)進(jìn)行擴(kuò)展。本文所介紹的就是以FPGA為實(shí)
- 關(guān)鍵字： FPGA UART 總線設(shè)計(jì)
基于FPGA的高精度時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)
- 摘要：在時(shí)差定位(TDOA)技術(shù)中，高精度的時(shí)差測(cè)量是準(zhǔn)確定位的關(guān)鍵。針對(duì)這一需要， 提出一種基于FPGA 的高精度時(shí)差測(cè)量系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的時(shí)差測(cè)算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提
- 關(guān)鍵字： FPGA 高精度 時(shí)差測(cè)量 系統(tǒng)設(shè)計(jì)
基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)
- 0 引 言軟件無(wú)線電的出現(xiàn)，是無(wú)線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說(shuō)，軟件無(wú)線電就是一種基于通用硬件平臺(tái)，并通過(guò)軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可
- 關(guān)鍵字： FPGA 軟件無(wú)線電 平臺(tái)設(shè)計(jì)
fpga-to-asic介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關(guān)帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473