基于FPGA的高精度時差測量系統設計

摘要：在時差定位(TDOA)技術中，高精度的時差測量是準確定位的關鍵。針對這一需要， 提出一種基于FPGA 的高精度時差測量系統的實現方案。本系統的時差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提供了以太網接口、USB 接口和RS232 串 口作為輸入輸出接口。該設計方案具有電路設計簡單、成本低、精度高、移植性好等優點， 可廣泛應用于定位、導航和測距等領域。

1 引言

隨著無線技術的發展，無線定位系統的研究不斷深入，無線定位的應用和服務也越來越 深入到生活中的每個細節，極大地改善和方便了人們的生活質量。在目前的無線定位技術中， 到達時間差定位(TDOA, Time Difference of Arrival)作為一種定位精度高、定位速度快和抗干 擾能力強的定位技術而越來越受到重視。這種定位方式的基礎就是無線電測距，即通過測量 無線電信號到達某物體的傳播時差，進而折算出到達此物體的距離，測距的實質正是測量時 差。由于通信設備逐步向數字化、智能化方向發展，本文充分利用了低端的FPGA 器件(Field Programmable Gate Array)的靈活性和快速性，實現提取通過不同路徑的同一信號時間差。

2 總體方案設計

圖 1 為總體方案設計圖。基站接收機把解擴解調后的基帶信號通過輸入接口進入時差測 算單元，運算得到的結果通過輸出接口連接到無線傳輸設備。為了適應各種不同接口的接收 機和無線傳輸設備，本系統設計了3 種常用的接口以備選擇。

由于m 序列具有優良的周期自相關特性，因此經常利用它作為無線定位的測量信號[1]。 m 序列碼長越長，抗多徑干擾能力越強；碼速率越高，定位精度越高。時差測量單元中事先 存儲了和發射端完全相同的m 序列，與接收到的m 序列進行比對。發射時刻與接收時序的 關系如圖2 所示，相鄰傳播時長之差即為所測時差，目前該系統只能測算出不同路徑的傳播 時長，而差值則需要把每個傳播時長傳回到數據處理中心后通過軟件計算得到。

本系統采用Altera 公司Cyclone 系列的EP1C3T144 芯片。它是一款基于1.5V(內核)， 3.3V(I/O)，0.13um 和SRAM 的FPGA，容量為2910 個LE，擁有13 個M4K RAM(4K 位+ 奇偶校驗)塊。除此之外，還提供了全功能的鎖相環(PLL)，用于板級的時鐘網絡管理和專用 I/O 口，這些接口用于連接業界標準的外部存儲器器件，具有成本低和方便的特點。