首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
        EEPW首頁(yè) >> 主題列表 >> fpga+mpu+mcu

        fpga+mpu+mcu 文章 最新資訊

        基于FPGA的自適應(yīng)均衡器的研究與設(shè)計(jì)

        • 摘要:近年來(lái),自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛,利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn),本文闡述了自適應(yīng)均衡器的原理并對(duì)其進(jìn)行改進(jìn)。最
        • 關(guān)鍵字: 自適應(yīng)均衡器  寬帶數(shù)字接收機(jī)  FPGA  Verilog HDL  

        基于FPGA的數(shù)字電子鐘設(shè)計(jì)

        • 摘要:采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性,已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊,采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在
        • 關(guān)鍵字: EDA  FPGA  QuartusⅡ  數(shù)字鐘  

        基于FPGA的大圍數(shù)QC_LDPC碼的譯碼器

        • 摘要 針對(duì)QC_LDPC碼的短環(huán)對(duì)碼性能的重要影響,采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對(duì)3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算,每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣,然后再將新生成
        • 關(guān)鍵字: QC_LDPC碼  校驗(yàn)矩陣  分層迭代譯碼算法  FPGA  

        基于FPGA的北斗QPSK調(diào)制實(shí)現(xiàn)與解調(diào)驗(yàn)證

        • 摘要 為研制北斗衛(wèi)星導(dǎo)航模擬信號(hào)源,設(shè)計(jì)實(shí)現(xiàn)了北斗QPSK信號(hào)調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號(hào)的正交相移鍵控調(diào)制信號(hào)的基礎(chǔ)上,基于軟件無(wú)線電的思想,在FPGA硬件平臺(tái)上實(shí)現(xiàn)了QPSK信號(hào)調(diào)制器,通過(guò)
        • 關(guān)鍵字: 北斗  QPSK  調(diào)制解調(diào)  FPGA  StratixⅡ  

        基于DM648+FPGA的圖像處理模塊設(shè)計(jì)與實(shí)現(xiàn)

        • 摘要:介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案,闡述了圖像處理模塊的組成原理和結(jié)構(gòu),并對(duì)模塊內(nèi)部電路設(shè)計(jì)和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計(jì)的圖像處理模塊能夠支持對(duì)高清視頻圖像的切割、縮放
        • 關(guān)鍵字: DM648  FPGA  視頻圖像處理  

        低功耗FPGA設(shè)計(jì)技術(shù)

        • 一、前言隨著系統(tǒng)功率預(yù)算的不斷緊縮,迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言,電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用,電池壽命、熱耗散和小體積尺寸是主要的設(shè)
        • 關(guān)鍵字: FPGA  低功耗  

        基于CPLD/FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

        • 1 引言隨著EDA技術(shù)的發(fā)展及大規(guī)模可編程邏輯器件CPLD/FPGA的出現(xiàn),電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化,通過(guò)EDA技術(shù)對(duì)CPLD/FP-GA編程開發(fā)產(chǎn)品,不僅成本低、周期短、可靠性高,而且可隨時(shí)在系統(tǒng)中修改其邏輯功
        • 關(guān)鍵字: CPLD  FPGA  出租車  計(jì)費(fèi)器  

        基于FPGA多波束成像的聲納系統(tǒng)設(shè)計(jì)

        • 摘要:給出了一種基于FPGA的多波束成像聲納整機(jī)的硬件電路設(shè)計(jì)方案,介紹了該方案中各分系統(tǒng)的具體電路實(shí)現(xiàn),以Xilinx公司的FPGA芯片作為核心器件,根據(jù)干端PC下發(fā)的控制指令實(shí)現(xiàn)對(duì)180個(gè)基元的發(fā)射接收電路的控制,完
        • 關(guān)鍵字: 多波束成像聲納  發(fā)射接收電路  波束形成器  千兆網(wǎng)傳輸  控制指令  FPGA  

        電子設(shè)計(jì)發(fā)展趨勢(shì) ― 開源PCB設(shè)計(jì)

        • 電子設(shè)計(jì)領(lǐng)域的一大趨勢(shì)是開源硬件及其配套的開源原理圖和PCB布局圖的使用。使用開源硬件及其配套資源意味著工程師可以方便地使用現(xiàn)有設(shè)計(jì)方案,從而提高效率并縮短產(chǎn)品上市時(shí)間。隨著工程師更加深入地了解傳統(tǒng)PCB與
        • 關(guān)鍵字: 開源  PCB  FPGA  

        FPGA開發(fā)靜態(tài)無(wú)功補(bǔ)償控制器

        • “我們?cè)贜I CompactRIO平臺(tái)上開發(fā)的SVC全數(shù)字控制系統(tǒng),大大縮短了產(chǎn)品上市的時(shí)間又保證了系統(tǒng)的穩(wěn)定性。”
          挑戰(zhàn):電弧爐、軋鋼機(jī)等大型工業(yè)設(shè)備在為企業(yè)創(chuàng)造產(chǎn)值的同時(shí)也帶來(lái)了無(wú)功分量和高次諧波等危害
        • 關(guān)鍵字: FPGA  靜態(tài)  控制器  

        采用FPGA設(shè)計(jì)智能能源系統(tǒng)

        • 智能電網(wǎng)的目標(biāo)是更高效的管理電力傳送,以滿足我們?nèi)找嬖鲩L(zhǎng)的能源需求。但是在實(shí)現(xiàn)的道路上會(huì)遇到一些困難。不斷發(fā)展的標(biāo)準(zhǔn)。高可靠性要求。低成本實(shí)現(xiàn)。雙向通信以支持實(shí)時(shí)傳輸。復(fù)雜的電能監(jiān)視和控制。通用性要求
        • 關(guān)鍵字: FPGA  智能能源  系統(tǒng)  

        基于FPGA和ARM的視頻采集處理系統(tǒng)

        • 摘要:設(shè)計(jì)了一種可進(jìn)行實(shí)時(shí)視頻采集、壓縮和傳輸?shù)囊曨l采集處理系統(tǒng)。該系統(tǒng)充分結(jié)合FPGA和ARM的硬件優(yōu)勢(shì),實(shí)現(xiàn)了設(shè)備接口和視頻信號(hào)處理的全數(shù)字化,易與信號(hào)處理新技術(shù)相結(jié)合,系統(tǒng)結(jié)構(gòu)緊湊,體積小巧、響應(yīng)快速;
        • 關(guān)鍵字: FPGA  ARM  視頻采集處理  

        基于FPGA的視頻圖像畫面分割器設(shè)計(jì)

        • 摘要:為了解決在一個(gè)屏幕上收看多個(gè)信號(hào)源的問(wèn)題,對(duì)基于FPGA技術(shù)的視頻圖像畫面分割器進(jìn)行了研究。研究的主要特色在于構(gòu)建了以FPGA為核心器件的視頻畫面分割的硬件平臺(tái),首先,將DVI視頻信號(hào),經(jīng)視頻解碼芯片轉(zhuǎn)換為
        • 關(guān)鍵字: FPGA  DDR2 SDRAM  視頻提取  圖像合成  

        基于FPGA的多通道高速采樣系統(tǒng)設(shè)計(jì)

        • 摘要:旋轉(zhuǎn)機(jī)械的振動(dòng)監(jiān)測(cè),對(duì)于機(jī)械的安全運(yùn)行和提高設(shè)備利用率有重大意義。利用FPGA的并行處理能力,采用高速可編程FPGA模塊和嵌入式開發(fā)的結(jié)合方式,提出了一種基于FPGA的高速、多通道、同步采樣實(shí)現(xiàn)方法。闡述了
        • 關(guān)鍵字: FPGA  高速采樣  并行處理  自定義指令  

        FPGA:縱向創(chuàng)新與橫向整合引領(lǐng)變革

        • FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來(lái)了如影隨形的挑戰(zhàn):一方面,進(jìn)入20nm和14nm階段后,不光是FPGA復(fù)雜度提升,對(duì)其外圍的電源管理等芯片也提出了“與時(shí)俱進(jìn)”的要求。另一方面,隨著SoC FPGA和3D IC技術(shù)
        • 關(guān)鍵字: FPGA  創(chuàng)新    FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號(hào)處理  消費(fèi)電子  FPGA  
        共10077條 161/672 |‹ « 159 160 161 162 163 164 165 166 167 168 » ›|

        fpga+mpu+mcu介紹

        您好,目前還沒(méi)有人創(chuàng)建詞條fpga+mpu+mcu!
        歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+mpu+mcu的理解,并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        主站蜘蛛池模板: 遂昌县| 固阳县| 县级市| 嘉祥县| 苍山县| 天全县| 苗栗市| 渑池县| 图们市| 信宜市| 易门县| 华宁县| 昭通市| 龙陵县| 万州区| 贵定县| 留坝县| 南充市| 岐山县| 宜州市| 湟中县| 千阳县| 鱼台县| 闽清县| 朝阳市| 视频| 德昌县| 花垣县| 锦州市| 阿合奇县| 桓仁| 晋江市| 孟连| 海伦市| 镇康县| 疏附县| 五原县| 浦城县| 婺源县| 广汉市| 会泽县|