- 介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設計方法，使用該方法實現的控制器可非常方便地對SDRAM進行控制。
- 關鍵字：
Verilog SDRAM FPGA 控制器
- 2005年，SEED迎來十年華誕，各界朋友歡聚一堂，共同見證SEED十年成就。
- 關鍵字：
SEED DSP
- 毫米波多目標信號發生器通過模擬的方法產生多種類型高精度的雷達多目標回波信號，在實際雷達系統前端不具備的條件下對雷達系統后級進行調試，便于制導武器的性能測試，大大加快新武器的研制進程。毫米波多目標信號產生的關鍵是要求回波信號距離分辨率極高，常規的多目標信號產生方法如使用數字延時線產生多目標之間的延時，其控制不靈活，并且有些延時線需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實現延時則使電路元件過多，電路的穩定性及延時的精確性也會大大降低。本文介紹一種新的產生毫米波雷達模擬器的多目標信號的方法
- 關鍵字：
FPGA
- 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD 邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。
FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
乒乓操作
- 關鍵字：
FPGA 嵌入式
- 利用FPGA 實現大型設計時，可能需要FPGA 具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA 設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
FPGA 設計的第一步是決定需要什么樣的時鐘速率，設計中最快的時鐘將確定FPGA 必須能處理的時鐘速率。最快時鐘速率由設計中兩個觸發器之間一個信號的傳輸時間P 來決定，如果P 大于時鐘周期T，則當信號在一個觸發
- 關鍵字：
FPGA 嵌入式
- 算術編碼是一種無失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術編碼的一個重要特點就是可以按分數比特逼近信源熵，突破了Haffman編碼每個符號只不過能按整數個比特逼近信源熵的限制。對信源進行算術編碼，往往需要兩個過程，第一個過程是建立信源概率表，第二個過程是對信源發出的符號序列進行掃描編碼。而自適應算術編碼在對符號序列進行掃描的過程中，可一次完成上述兩個過程，即根據恰當的概率估計模型和當前符號序列中各符號出現的頻率，自適應地調整各符號的概率估計值，同時完成編碼。盡管從編碼效率上看不如已
- 關鍵字：
FPGA 嵌入式
- 設計了一種基于ＦＰＧＡ的ＨＤＬＣ協議控制系統?該系統可有效利用ＦＰＧＡ片內硬件資源，無需外圍電路，高度集成且操作簡單。重點對協議的ＣＲＣ校驗及“０”比特插入模塊進行了介紹，給出了相應的ＶＨＤＬ代碼及功能仿真波形圖。
- 關鍵字：
HDLC FPGA 控制協議
- 提出了一種基于FPGA和USB的高速數據傳輸、記錄及顯示系統的設計方案，并對其中的低電壓差分信號（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進行了介紹。
- 關鍵字：
FPGA USB 高速數據傳輸 記錄
- 2005年，獲得法國ATEME公司中國區總代理資格。
- 關鍵字：
SEED DSP
- 介紹了應用ＦＰＧＡ技術進行幀同步器設計的實現原理、系統框圖及設計中需要注意的問題，給出了用ＶＨＤＬ描述的幾個模塊的源代碼。
- 關鍵字：
FPGA 數字復接 系統 幀同步器
- 分析了儀器儀表領域的發展趨勢，詳細介紹了微型熱敏打印機的工作原理及應用,給出了熱敏打印機同DSP的簡單接口方法以及相應的打印機初始化程序。
- 關鍵字：
DSP 接口 應用 處理器 數字 打印機 高速 熱敏
- 人類在認識、改造自然的過程中，80%的信息來自于視頻、圖像和文字。二十一世紀，數字視頻、圖像處理技術理所當然地成為數字化時代的核心技術之一。隨著數字視頻處理算法技術及網絡技術的發展，數字視頻與圖像已越來越廣泛地應用于視頻通訊、視頻監控、視頻廣播（HDTV、IPTV）等領域，相關產品正以勢不可擋的姿勢迎面向我們撲來。美國德州儀器公司（TI）推出的數字多媒體處理平臺：DM642平臺，達芬奇（Davinci）平臺等對這種熱點趨勢起到了推波助瀾作用。利用這些平臺及當今世界上先進的H.264、WM9等先進的圖像算法
- 關鍵字：
DSP
- 2005年，杭州辦事處成立，SEED繼續保持在該地區發展的良好態勢。
- 關鍵字：
SEED DSP
- 基于C的設計方式簡化FPGA/協處理器混合平臺軟硬件協同設計
在最近幾年中日益流行在高性能嵌入式應用中使用現場可編程門陣列（FPGA）。FPGA已經被證明有能力處理各種不同的任務，從相對簡單的控制功能到更加復雜的算法操作。雖然FPGA在某些功能上比設計專用ASIC硬件具有時間和成本上的優勢，但在面向軟件應用中FPGA比傳統處理器和DSP的優勢并沒有體現出來。這很大程度上是由于過去割裂了硬件和軟件開發工具和方法之間的關系。 然而最近FPGA在面向軟件設計工具方面的發展，及器件容量的持續增
- 關鍵字：
FPGA/協處理器
- DSP把示波器性能帶入新水平幾十年來，實時示波器一直是電子器件設計和研發應用的中流砥柱。基于示波器的測量一直為航空和高清電視、蜂窩網絡和筆記本電腦提供支持。示波器性能正不斷提高，以迎接帶寬和精度挑戰。 但是，這些挑戰正變得越來越難以解決。在理想情況下，測量儀器的帶寬應該超過被觀察的目標設備的帶寬。但是，示波器性能的基本指標 – 模擬帶寬與數字網絡交換單元一樣，受到各種技術的限制。這兩種平臺都使用速度最快的半導體
- 關鍵字：
DSP
fpga+dsp介紹
您好，目前還沒有人創建詞條fpga+dsp!
歡迎您創建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
