首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga+dsp

        fpga+dsp 文章 最新資訊

        FPGA奔向45納米

        •   Altera公司技術(shù)開發(fā)副總裁Mojy Chian博士來到北京,在媒體座談會上介紹了該公司45nm IC開發(fā)的情況。他說,45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大,同時開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計和工藝開發(fā)的方式來實現(xiàn)2008年45nm FPGA的生產(chǎn)。   那個叫Moore的人真幸運。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預(yù)測了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律,但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說他幸運,是因為那個
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  FPGA  45納米  IC  模擬IC  

        C語言平臺 縮短SoC前期設(shè)計時間

        •   在設(shè)計上能減少結(jié)構(gòu)探索時間的C語言平臺,在結(jié)構(gòu)上如何以新思考突破?   以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype),接著鎖定幾項晶片重要規(guī)格,依此找出最適合該晶片的結(jié)構(gòu),這種方式最大缺點是作業(yè)時間非常冗長。然而,C語言平臺的設(shè)計方式則是,利用軟體模擬分析檢討晶片結(jié)構(gòu),以往FPGA平臺的樣品,大約需要半年左右的結(jié)構(gòu)探索時間,如果採用C語言平臺的設(shè)計方式,只需要花費約2周~1個月的時間。   目前開發(fā)最快的是日本沖電氣,以
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  C語言  SoC  FPGA  MCU和嵌入式微處理器  

        基于DSP的高速實時語音識別系統(tǒng)的設(shè)計與實現(xiàn)

        •   實時語音識別系統(tǒng)中,由于語音的數(shù)據(jù)量大,運算復(fù)雜,對處理器性能提出了很高的要求,適于采用高速DSP實現(xiàn)。雖然DSP提供了高速和靈活的硬件設(shè)計,但是在實時處理系統(tǒng)中,還需結(jié)合DSP器件的結(jié)構(gòu)及工作方式,針對語音處理的特點,對軟件進行反復(fù)優(yōu)化,以縮短識別時間,滿足實時的需求。因此如何對DSP進行優(yōu)化編程,解決算法的復(fù)雜性和硬件存儲容量及速度之間的矛盾,成為實現(xiàn)系統(tǒng)性能的關(guān)鍵。本文基于TMS320C6713設(shè)計并實現(xiàn)了高速實時語音識別系統(tǒng),在固定文本的說話人辨識的應(yīng)用中效果顯著。   1 語音識別的原理
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  語音識別  DSP  TMS320C6713  MCU和嵌入式微處理器  

        DSP與普通MCU的區(qū)別

        • 考慮一個數(shù)字信號處理的實例,比如有限沖擊響應(yīng)濾波器(FIR)。用數(shù)學(xué)語言來說,F(xiàn)IR濾波器是做一系列的點積。取一個輸入量和一個序數(shù)向量,在系數(shù)和輸入樣本的滑動窗口間作乘法,然后將所有的乘積加起來,形成一個輸出樣本。 類似的運算在數(shù)字信號處理過程中大量地重復(fù)發(fā)生,使得為此設(shè)計的器件必須提供專門的支持,促成了了DSP器件與通用處理器(GPP)的分流: 1 對密集的乘法運算的支持 GPP不是設(shè)計來做密集乘法任務(wù)的,即使是一些現(xiàn)代的GPP,也要求多個指令周期來做一次乘法。而DSP處理器使用專門的硬件來實
        • 關(guān)鍵字: DSP  MCU  MCU和嵌入式微處理器  

        基于單片機和DSP的被動聲目標(biāo)探測平臺設(shè)計

        •   1 引言   被動聲目標(biāo)的信息一般夾雜在復(fù)雜多變的環(huán)境噪聲中,信噪比低。采用傳統(tǒng)的目標(biāo)探測,較難達到要求, 必須使用先進的檢測、定向定位算法,然而這些算法的運算量都較大,實時實現(xiàn)有一定難度。數(shù)字信號處理器DSP的出現(xiàn),使得先進算法的工程實時實現(xiàn)成為可能。但系統(tǒng)的體積、功耗和可靠性又成為主要問題。本系統(tǒng)采用TI公司的低功耗5000系列DSP和微功耗430系列單片機,采用主從式通用化體系結(jié)構(gòu)設(shè)計,在滿足系統(tǒng)功能要求的前提下,對系統(tǒng)的體積、功耗和可靠性做了很大的改進,特別適于在電池供電、功耗要求嚴(yán)格的設(shè)備
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  DSP  目標(biāo)探測  MCU和嵌入式微處理器  

        FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

        •   1 引言   隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展,語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中,壓縮后的語音數(shù)據(jù)有些存儲在硬盤中,有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng),未使用專用的語音處理芯片,不需要擴展接口電路,只利用FPGA作為核心控制器,就能完成語音信號的數(shù)字化處理,即實現(xiàn)語音的存儲與回放。   2 系統(tǒng)總體結(jié)構(gòu)   數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  FPGA  語音存儲  MCU和嵌入式微處理器  

        基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

        •   64 Kbit/s的A律或μ律的對數(shù)壓擴PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用,但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu),PCM編碼不適合無線語音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta,CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率,較好的語音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍牙等無線語音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化,并在構(gòu)架方面針對DSP應(yīng)用有了顯著增強。這些增強使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  FPGA  CVSD  語音編解碼器  MCU和嵌入式微處理器  

        基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

        • 筆者結(jié)合FPGA的靈活性、強大的數(shù)字信號處理能力、較短的開發(fā)周期,提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
        • 關(guān)鍵字: FPGA  CVSD  Kbit  32    

        采用AVR單片機對FPGA進行配置

        •     Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛,但其FPGA基于SRAM結(jié)構(gòu),決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性,每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中,這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下,F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1,EPC2等)加載到SRAM中。被動模式下,F(xiàn)PGA為從屬器件,由相應(yīng)的控制電路或微處理器控制配置過程,包括通過下載
        • 關(guān)鍵字: 單片機  FPGA  MCU和嵌入式微處理器  

        FPGA的堆疊封裝,欲革背板與SoC的命

        •   FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高,雄心勃勃的FPGA巨頭們早已不滿足這些,他們向著信號處理、互聯(lián)性和高速運算方向發(fā)展。未來,F(xiàn)PGA還有望與模擬和存儲器廠商合作,做出SIP(堆疊封裝)。   最近,筆者訪問了Xilinx公司的CTO Ivo Bolsens,他說未來的FPGA一方面是在功耗、性能、價格方面進行不停地改進,未來將出現(xiàn)革命性的變化就是利用推迭封裝(SIP),一個封裝里面放多個裸片的技術(shù),那么FPGA平臺可能就會成為一個標(biāo)準(zhǔn)的、虛擬的SoC(Virtual SoC)的
        • 關(guān)鍵字: FPGA  SoC  MCU和嵌入式微處理器  

        高速DSP與PC實現(xiàn)串口通信的方法

        •     數(shù)字信號處理器(Digital Signal Processor,DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用,實際運用中,通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機,然后進行存儲和處理。     T1公司的TMS320VC33微處理器具有性價比高,同時,該芯片的I/O電平、字長、運行速度、串口功能具有大多數(shù)DSP的共同特點。   &nbs
        • 關(guān)鍵字: DSP  串口  通信  MCU和嵌入式微處理器  

        基于FPGA的計算機防視頻信息泄漏系統(tǒng)設(shè)計

        •   假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后,存入SDRAM雙向緩存器,當(dāng)一幀圖像接收完畢時,內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應(yīng)的微鏡運動,完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動電壓不超過33.5V,電磁輻射很低,且各微鏡片同時驅(qū)動,形成相互干擾的向外輻射信號,解碼難度極大,從而使其成為無信息泄漏的顯示器。此時,視頻電纜的輻射在整個視頻通路
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  FPGA  視頻信息  MCU和嵌入式微處理器  

        高速DSP與PC實現(xiàn)串口通信的方法

        •   數(shù)字信號處理器(Digital Signal Processor,DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用,實際運用中,通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機,然后進行存儲和處理。   T1公司的TMS320VC33微處理器具有性價比高,同時,該芯片的I/O電平、字長、運行速度、串口功能具有大多數(shù)DSP的共同特點。本文針對TMS320VC33與PC RS-232的通訊,分析三種具體的接口電路和軟件設(shè)計方法,實現(xiàn)高速DSP與低速設(shè)備的通訊:①通過TMS3
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  DSP  PC  串口通信  MCU和嵌入式微處理器  

        嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)

        •   本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法,將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中,利用ARM的通用I/O口產(chǎn)生配置時序,省去專用的配置PROM。   文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X,F(xiàn)PGA采用xilinx   公司spartan3E系列中的XC3S100E,詳細(xì)討論FPGA的從串配置的時序,同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現(xiàn)方法。實踐證明,該方法在成本、體積、靈活性上均具有優(yōu)勢
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  嵌入式  FPGA  MCU和嵌入式微處理器  

        DSP市場急剎車 TI從多方面尋求創(chuàng)新與突破

        •   日前,調(diào)研公司iSuppli發(fā)布的一項預(yù)測中指出,今年全球的DSP銷售收入將會首次出現(xiàn)負(fù)增長,即2007年全球DSP的銷售收入增長為-0.6%,而就在2006年全球DSP的增長還是12.3%,在各類半導(dǎo)體器件中屬于增長率較高的領(lǐng)域。為什么會出現(xiàn)如此大的倒退呢?iSuppli副總裁DaleFord對《國際電子商情》記者解釋:“我們預(yù)測2007年DSP銷售收入出現(xiàn)下降的主要原因有兩個:一個是由于在手機市場,TI的收入下降、ADI的退出導(dǎo)致以DSP架構(gòu)為主的基帶芯片收入降低,而以ASIC/ASSP邏輯IC架
        • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  DSP  TI  半導(dǎo)體  MCU和嵌入式微處理器  
        共9909條 594/661 |‹ « 592 593 594 595 596 597 598 599 600 601 » ›|

        fpga+dsp介紹

        您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
        歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        主站蜘蛛池模板: 会东县| 澜沧| 什邡市| 兴文县| 顺义区| 文化| 林芝县| 德惠市| 德安县| 定兴县| 大渡口区| 济源市| 甘泉县| 永宁县| 平泉县| 鄂伦春自治旗| 新安县| 元阳县| 保康县| 太康县| 全椒县| 历史| 房山区| 武邑县| 剑阁县| 长垣县| 深州市| 同江市| 南充市| 永嘉县| 澄城县| 阳新县| 沁源县| 襄樊市| 湘西| 邯郸市| 富阳市| 灵宝市| 宣汉县| 临洮县| 丹凤县|