- 把握DCM、PLL、PMCD和MMCM知識是穩健可靠的時鐘設計策略的基礎。賽靈思在其FPGA中提供了豐富的時鐘資源，大多數設計人員在他們的FPGA設計中或多或少都會用到。不過對FPGA設計新手來說，什么時候用DCM、PLL、PMCD和MM
- 關鍵字：
FPGA Tips 時鐘 資源
- 美國國家儀器有限公司(National Instruments，簡稱NI)將其NI FlexRIO(基于FPGA的可重配置I/ O產品系列)擴展至20多個模塊。 六個新的適配器模塊添加包括數字化儀、信號生成以及IF和RF收發儀功能的I/O。
- 關鍵字：
NI FPGA FlexRIO 適配器
- 受全球經濟不明朗所累，中國電子制造業2013年營業額與利潤極有可能出現雙雙下滑的局面，這也是2012年利潤下滑的延續，并極有可能產生大面積中小型電子制造業倒閉，尤其是在珠三角地區。
- 關鍵字：
Imagination CPU CEO SoC
- 隨著嵌入式器件在過去數十年來的爆炸性成長，使得硬件組件及軟件工具都有顯著的改善。雖然有著這種成長與創新，但傳統嵌入式系統的設計方法卻少有進步，并逐漸變成一種障礙。有鑒于新標準與協議的快速發展，以及對產
- 關鍵字：
FPGA CPU 家 多核
- 不管你是一名邏輯設計師、硬件工程師或系統工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協議的復雜系統中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵
- 關鍵字：
FPGA 工程師 系統設計
- 將具有信號處理功能的FPGA與現實世界相連接，需要使用模數轉換器(ADC)或數模轉換器(DAC)一旦執行特定任務，FPGA系統必須與現實世界相連接，而所有工程師都知道現實世界是以模擬信號而非數字信號運轉的。這意味著需要
- 關鍵字：
FPGA ADC DAC 工程師
- 致力于提供功率管理、安全、可靠與高性能半導體技術產品的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC)為其抗輻射(radiation-hardened)解決方案產品組合增添兩款用于航天、商業航空和國防應用的全新超低壓降(Ultra-low dropout, ULDO)線性負載點(POL)調節器。
- 關鍵字：
美高森美 FPGA
- 濾波器是任何信號處理系統的關鍵組成部分，隨著現代應用的日趨復雜，濾波器設計的復雜程度也日益提高。采用 FPGA 設計和實現的高性能濾波器的能力是模擬方法所望塵莫及的。另外，采用FPGA 設計的數字濾波器可以避免模
- 關鍵字：
FPGA 數字信號處理 濾波器
- 數字硬盤錄像機是一種性價比很高的視頻監控解決方案，具有對圖像/語音進行長時間錄像、錄音、遠程監控和控制...
- 關鍵字：
DSP FPGA 視頻編碼器
- 演示程序
設計工具對于選擇FPGA進行設計是非常重要的一個部分，Xilinx公司提供了強大的集成設計工具ISE Design Suite。Spartan-6系列FPGA芯片也是適用于Xilinx所倡導的目標設計平臺，豐富的IP資源是設計變得更加靈活、方便。Digilent也提供了豐富的Demo程序和參考設計，可以在其官網免費下載。
本文的演示程序分為兩種版本，分別基于ISE和EDK?？梢粤私馊绾卧贗SE環境下進行FPGA的設計以及如何用EDK搭建系統平臺。該演示程序主要是如何控制N
- 關鍵字：
Digilent FPGA
- 針對目前廣泛對高精度頻率源的需求，利用FPGA設計一種恒溫晶振頻率校準系統。系統以GPS接收機提供的秒脈沖信號為基準源，通過結合高精度恒溫晶振短期穩定度高與GPS長期穩定特性好、跟蹤保持特性強的優點，設計數字鎖相環調控恒溫晶振的頻率。詳細闡述系統的設計原理及方法，測試結果表明，恒溫晶振的頻率可快速被校準到10 MHz，頻率偏差小于0．01Hz，具有良好的長期穩定性，適合在多領域中作為時間頻率的標準。
- 關鍵字：
頻率校準 恒溫晶振 數字鎖相環 FPGA
- 在Altera宣布進入采用英特爾的14奈米三閘極電晶體制程后，賽靈思(Xilinx)也不甘示弱，宣布進入全新的產品線進入臺積電(TSMC)20奈米的投片時程，并于今年第四季取得少量樣本，明年第一季正式進入量產時程。
然而，同樣也是采取臺積電的20奈米制程，Altera旗下的Arria10FPGA，則是在2014年初提供樣本販售，單以臺積電的20奈米制程的進度上來說，Altera落后賽靈思約有一季的時間。但相對的，Altera在14奈米三閘極電晶體制程，向英特爾靠攏，將于今年提供測試晶片。就這方面
- 關鍵字：
Altera FPGA
- 一.面積與速度的平衡互換原則
這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，FPGA設計的工作頻率是不固定的，而是和設計本身的延遲緊密相連)。 在實際設計中，使用最小的面積設計出最高的速度是每一個開發者追求的目標，但是“魚和熊掌不可兼得”，取舍之間展示了一個開發者的智慧。
1.速度換面積
速度優勢可以換取面積的節約。面積越小，就意味著可以用更低的成本來實現產品的功能。速度換面積的
- 關鍵字：
FPGA DSP
- 工業、航空航天和國防系統中常見之 24V 至 28V 中間總線與新式數字處理器之輸入電源電壓之間不斷加大的差距帶來了設計風險，有可能輕易導致系統故障、有毒煙霧甚至更加糟糕的火災。
- 關鍵字：
凌力爾特 FPGA
- Cadence Encounter數字實現系統與Cadence光刻物理分析器
可降低風險并縮短設計周期
全球電子設計創新領先企業Cadence設計系統公司(NASDAQ:CDNS) 今天宣布，設計服務公司創意電子(GUC)使用Cadence? Encounter?數字實現系統(EDI)和Cadence光刻物理分析器成功完成20納米系統級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，運用Cadence解決方案克服實施和可制造性設計(DFM)驗證挑戰，并最終完成設計。
在開發過程中
- 關鍵字：
Cadence 20納米 SoC
fpga soc介紹
您好，目前還沒有人創建詞條fpga soc!
歡迎您創建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
