- 只要輸入信號同時變化，（經過內部走線）組合邏輯必將產生毛刺。將它們的輸出直接連接到時鐘輸入端、清零或置位端口的設計方法是錯誤的，這可能會導致嚴重的后果。 所以我們必須檢查設計中所有時鐘、清零和置位等對毛刺敏感的輸入端口，確保輸入不會含有任何毛刺。
- 關鍵字：
毛刺 置位信號 FPGA
- 介紹在QUATUSII環境下，采用FPGA可編程邏輯器件開發的電子密碼鎖，并利用狀態機（FSM）實現鍵盤消抖及系統主控模塊的行為控制，從實際工程設計角度闡述了系統所有模塊及其工作原理、軟件設計方法，提出了系統設計注意要點。
- 關鍵字：
QUATUSII 密碼鎖 FPGA 狀態機
- FPGA能滿足MP3整個系統的價格、功耗和性能要求,它們靈活的結構使系統設計人員能在每種MP3播放機中最佳地實現各種功能。
- 關鍵字：
MP3 邏輯模塊 FPGA
- 在系統設計時，各個網絡的頻率特性對該系統的穩定性、工作頻帶、傳輸特性等都具有重要影響。實際操作中，掃頻儀大大簡化了測量操作，提高了工作效率，達到了測量過程快速、直觀、準確、方便的目的，在生產、科研、教學上得到廣泛運用。
- 關鍵字：
頻率特性 掃頻儀 FPGA
- 由于競爭的壓力和對飛機性能無止境的追求，航空電子從簡單、獨立的設備發展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統網絡。這也帶來了必須克服的許多設計問題。
- 關鍵字：
高級智能系統網絡 航空電子 FPGA
- 針對嵌入式導航計算機系統中CPLD器件軟件更新需求，提出了通過串行方式基于DSP的CPLD軟件更新方案，通過DSP的I／O口模擬CPLD的JTAG時序邏輯，將由串口接收到的CPLD配置信息文件，移入到其內部邏輯中，從而實現軟件更新。分析研究了實現該方案需解決的硬件和軟件中的關鍵問題，設計實現了提出的CPLD器件軟件更新方案，并在實際的導航計算機系統中進行了驗證和應用。
- 關鍵字：
CPLD器件軟件更新 DSP JTAG
- 在通信和控制系統中，常使用異步串行通信控制器（UART）實現系統輔助信息的傳輸。為實現多點通信，通常用軟件識別發往本站點或其它站點的數據，這會加大CPU的開銷。介紹了一種基于FPGA的UART IP，由硬件實現多點通信時的數據過濾功能，降低了CPU的負擔，提高了系統性能。
- 關鍵字：
UART IP FPGA
- 如前所述，本系統主要完成對輸入視頻圖像的兩倍放大。圖像的放大主要是通過插值算法來實現的，下面詳細分析如何應用雙線性插值算法來實現倍焦功能。
- 關鍵字：
數字圖像倍焦系統 乘法器 FPGA
- 有限狀態機是一種常見的電路，由于時序電路和組合電路組成，設計有限狀態機的第一步是確定采用Moore狀態機還是采用Mealy狀態機。Mealy狀態機的狀態轉變不僅和當前狀態有關，而且和各輸入信號有關；Moore狀態機的轉變只和當前狀態有關。從電路實現功能上來講，任何一種都可以實現同樣的功能。但他們的輸出時序不同，所以選擇使用哪種狀態機是要根據具體情況來定。
- 關鍵字：
Moore狀態機 Mealy狀態機 FPGA
- 在數字圖像處理和通信、遙感圖像分析、醫學成像診斷等應用領域，為了便于顯示、觀察或進行進一步的處理，常常需要對原始的數字圖像進行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理，這類圖像處理技術稱為圖像的預處理。在實際應用中，圖像的預處理功能很多可以通過FPGA來實現。
- 關鍵字：
數字圖像倍焦系統 視頻解碼器 FPGA 視頻編碼器 乒乓緩沖區
- 設計了一種H.264標準的CAVLC編碼器，對原有軟件流程進行部分改進，提出了并行處理各編碼子模塊的算法結構。
- 關鍵字：
變長編碼 非零系數級編碼 FPGA
- 在FPGA/CPLD設計中,狀態機是最典型、應用最廣泛的時序電路模塊,如何設計一個穩定可靠的狀態機是我們必須面對的問題.
- 關鍵字：
時序電路 狀態機 FPGA
dsp＋fpga介紹
您好，目前還沒有人創建詞條dsp＋fpga!
歡迎您創建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
