dsp＋fpga 文章 最新資訊
基于DSP的高速實時語音識別系統的設計與實現
- 實時語音識別系統中，由于語音的數據量大，運算復雜，對處理器性能提出了很高的要求，適于采用高速DSP實現。雖然DSP提供了高速和靈活的硬件設計，但是在實時處理系統中，還需結合DSP器件的結構及工作方式，針對語音處理的特點，對軟件進行反復優化，以縮短識別時間，滿足實時的需求。因此如何對DSP進行優化編程，解決算法的復雜性和硬件存儲容量及速度之間的矛盾，成為實現系統性能的關鍵。本文基于TMS320C6713設計并實現了高速實時語音識別系統，在固定文本的說話人辨識的應用中效果顯著。 1 語音識別的原理
- 關鍵字： 嵌入式系統 單片機 語音識別 DSP TMS320C6713 MCU和嵌入式微處理器
DSP與普通MCU的區別
- 考慮一個數字信號處理的實例，比如有限沖擊響應濾波器（FIR）。用數學語言來說，FIR濾波器是做一系列的點積。取一個輸入量和一個序數向量，在系數和輸入樣本的滑動窗口間作乘法，然后將所有的乘積加起來，形成一個輸出樣本。 類似的運算在數字信號處理過程中大量地重復發生，使得為此設計的器件必須提供專門的支持，促成了了DSP器件與通用處理器（GPP）的分流： 1 對密集的乘法運算的支持 GPP不是設計來做密集乘法任務的，即使是一些現代的GPP，也要求多個指令周期來做一次乘法。而DSP處理器使用專門的硬件來實
- 關鍵字： DSP MCU MCU和嵌入式微處理器
基于單片機和DSP的被動聲目標探測平臺設計
- 1 引言 被動聲目標的信息一般夾雜在復雜多變的環境噪聲中，信噪比低。采用傳統的目標探測，較難達到要求， 必須使用先進的檢測、定向定位算法，然而這些算法的運算量都較大，實時實現有一定難度。數字信號處理器DSP的出現，使得先進算法的工程實時實現成為可能。但系統的體積、功耗和可靠性又成為主要問題。本系統采用TI公司的低功耗5000系列DSP和微功耗430系列單片機，采用主從式通用化體系結構設計，在滿足系統功能要求的前提下，對系統的體積、功耗和可靠性做了很大的改進，特別適于在電池供電、功耗要求嚴格的設備
- 關鍵字： 嵌入式系統 單片機 DSP 目標探測 MCU和嵌入式微處理器
FPGA在語音存儲與回放系統中的應用
- 1 引言 隨著數字信號處理器、超大規模集成電路的高速發展，語音記錄技術已從模擬錄音階段過渡到數字錄音階段。在數字化錄音技術中，壓縮后的語音數據有些存儲在硬盤中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統，未使用專用的語音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數字化處理，即實現語音的存儲與回放。 2 系統總體結構 數字化語音存儲與回放系統的基本工作原理是將模擬語音信號通過模數轉換器(A/D)轉換成數字信號
- 關鍵字： 嵌入式系統 單片機 FPGA 語音存儲 MCU和嵌入式微處理器
采用AVR單片機對FPGA進行配置
- Altera公司的ACEX、FLEX等系列的FPGA芯片應用廣泛，但其FPGA基于SRAM結構，決定電路邏輯功能的編程數據存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數據裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，FPGA上電后主動將配置數據從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，FPGA為從屬器件，由相應的控制電路或微處理器控制配置過程，包括通過下載
- 關鍵字： 單片機 FPGA MCU和嵌入式微處理器
FPGA的堆疊封裝，欲革背板與SoC的命
- FPGA最基本的應用是橋接。隨著FPGA的門數不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯性和高速運算方向發展。未來，FPGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。 最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進行不停地改進，未來將出現革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術，那么FPGA平臺可能就會成為一個標準的、虛擬的SoC（Virtual SoC）的
- 關鍵字： FPGA SoC MCU和嵌入式微處理器
高速DSP與PC實現串口通信的方法
- 數字信號處理器(Digital Signal Processor，DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領域得到越來越廣泛的應用，實際運用中，通常須將DSP采集處理后的數據傳送到PC機，然后進行存儲和處理。 T1公司的TMS320VC33微處理器具有性價比高，同時，該芯片的I/O電平、字長、運行速度、串口功能具有大多數DSP的共同特點。 &nbs
- 關鍵字： DSP 串口 通信 MCU和嵌入式微處理器
基于FPGA的計算機防視頻信息泄漏系統設計
- 假如顯示終端為數字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個像素點的圖像信號經過數字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當一幀圖像接收完畢時，內部數據處理電路同時激發各像素點對應的微鏡運動，完成一幀圖像的顯示。DMD顯示器峰值數字驅動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
- 關鍵字： 嵌入式系統 單片機 FPGA 視頻信息 MCU和嵌入式微處理器
嵌入式系統中從串配置FPGA的實現
- 本文主要論述在ARM嵌入式系統中如何實現FPGA從串配置的方法，將系統程序及配置數據存儲在系統Flash中，利用ARM的通用I/O口產生配置時序，省去專用的配置PROM。 文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，FPGA采用xilinx 公司spartan3E系列中的XC3S100E，詳細討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現方法。實踐證明，該方法在成本、體積、靈活性上均具有優勢
- 關鍵字： 嵌入式系統 單片機 嵌入式 FPGA MCU和嵌入式微處理器
dsp＋fpga介紹
您好，目前還沒有人創建詞條dsp＋fpga!
歡迎您創建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創建詞條
歡迎您創建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創建詞條
dsp＋fpga電路
dsp＋fpga相關帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473