首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> cpld/fpga

        cpld/fpga 文章 最新資訊

        寫verilog代碼要有硬件的概念

        • 寫verilog代碼要有硬件的概念-因為Verilog是一種硬件描述語言,所以在寫Verilog語言時,首先要有所要寫的module在硬件上如何實現的概念,而不是去想編譯器如何去解釋這個module
        • 關鍵字: verilog  FPGA  

        學好FPGA應該要具備的知識

        • 學好FPGA應該要具備的知識-閱讀本文的人群:熟悉數字電路基本知識(如加法器、計數器、RAM等),熟悉基本的同步電路設計方法,熟悉HDL語言,對FPGA的結構有所了解,對FPGA設計流程比較了解。
        • 關鍵字: FPGA  同步電路  

        解密業界首款16nm產品核心技術

        • 解密業界首款16nm產品核心技術-以賽靈思 20nm UltraScale 系列的成功為基礎,賽靈思現又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,憑借新型存儲器、3D-on-3D 和多處理SoC(MPSoC)技術,再次領先一代提供了遙遙領先的價值優勢。
        • 關鍵字: 賽靈思  FPGA  16nm制程  

        FPGA實戰開發技巧(13)

        • FPGA實戰開發技巧(13)-基于IP的設計已成為目前FPGA設計的主流方法之一,本章首先給出IP的定義,然后以FFT IP核為例,介紹賽靈思IP核的應用。
        • 關鍵字: FPGA  賽靈思  IP核  

        FPGA實戰開發技巧(12)

        • FPGA實戰開發技巧(12)-在大規模設計的調試應該按照和設計理念相反的順序,從底層測試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
        • 關鍵字: FPGA  Xilinx  

        FPGA實戰開發技巧(11)

        • FPGA實戰開發技巧(11)-在串行模式下,需要微處理器或微控制器等外部主機通過同步串行接口將配置數據串行寫入FPGA芯片,其模式選擇信號M[2:0]=3’b111
        • 關鍵字: FPGA  賽靈思  

        FPGA中的多時鐘域設計

        • FPGA中的多時鐘域設計-在一個SOC設計中,存在多個、獨立的時鐘,這已經是一件很平常的事情了。大多數的SOC器件都具有很多個接口,各個接口標準都可能會使用完全不同的時鐘頻率。
        • 關鍵字: FPGA  多時鐘域  

        組合運用多種智能I/O規劃工具能使引腳分配過程變輕松

        • 組合運用多種智能I/O規劃工具能使引腳分配過程變輕松-對于需要在PCB板上使用大規模FPGA器件的設計人員來說,I/O引腳分配是必須面對的眾多挑戰之一。
        • 關鍵字: 賽靈思  FPGA  

        FPGA與單片機實現數據串行通信的解決方案

        • FPGA與單片機實現數據串行通信的解決方案-本文針對由FPGA構成的高速數據采集系統數據處理能力弱的問題,提出FPGA與單片機實現數據串行通信的解決方案。
        • 關鍵字: FPGA  串行通信  

        FPGA與DSPs高速互聯的方案

        • FPGA與DSPs高速互聯的方案-DSP與FPGA高速的數據傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現場可編程邏輯門陣列) 設計 FIFO的接口電路,即可實現高速互聯。
        • 關鍵字: FPGA  DSPs  

        FPGA設計中對輸入信號的處理

        • FPGA設計中對輸入信號的處理-一般來說,在全同步設計中,如果信號來自同一時鐘域,各模塊的輸入不需要寄存。只要滿足建立時間,保持時間的約束,可以保證在時鐘上升沿到來時,輸入信號已經穩定,可以采樣得到正確的值。
        • 關鍵字: FPGA  全同步設計  

        3系列FPGA中使用LUT構建分布式RAM(4)

        • 3系列FPGA中使用LUT構建分布式RAM(4)-前面講了分布式RAM的方方面面,下面以RAM_16S為例,分別給出其在VHDL和Verilog HDL下面的模板代碼(在ISE Project Navigator中選擇 Edit--- Language Templates,然后選擇VHDL 或者Verilog, 最后是Synthesis Templates --- RAM,在中也有具體調用過程的描述)
        • 關鍵字: FPGA  LUT  RAM  

        3系列FPGA中使用LUT構建分布式RAM(3)

        • 3系列FPGA中使用LUT構建分布式RAM(3)-前面簡要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢?我仔細看了一下各個系列的介紹、對比,Spartan系列基本就是Virtex系列的精簡版,其基本原理是一樣的,所以從簡單的入手來融會貫通未嘗不是一個好辦法。
        • 關鍵字: FPGA  LUT  RAM  

        3系列FPGA中使用LUT構建分布式RAM(1)

        • 3系列FPGA中使用LUT構建分布式RAM(1)-在賽靈思Spartan-3、3E等系列的FPGA中,其邏輯單元CLB中一般含有不同數量的單端口RAM(SRAM)或者雙端口RAM(DRAM),這里的“單”或者“雙”是由我們開發人員定義的。
        • 關鍵字: FPGA  LUT  RAM  

        3系列FPGA中使用LUT構建分布式RAM(2)

        • 3系列FPGA中使用LUT構建分布式RAM(2)-帶有異步寫/同步讀的SRAM,其中的同步讀取可以使用與分布式RAM相關聯的觸發器實現。
        • 關鍵字: FPGA  LUT  RAM  
        共7029條 52/469 |‹ « 50 51 52 53 54 55 56 57 58 59 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 贺兰县| 昌平区| 沭阳县| 东源县| 长丰县| 扎兰屯市| 弥渡县| 苏尼特右旗| 进贤县| 巫山县| 米脂县| 清流县| 淅川县| 东港市| 香河县| 屏边| 囊谦县| 邳州市| 迁西县| 波密县| 峨眉山市| 马尔康县| 十堰市| 南汇区| 贡觉县| 江阴市| 达孜县| 卢氏县| 秦安县| 芦溪县| 武隆县| 朝阳县| 长沙县| 雷波县| 乐都县| 太原市| 永和县| 黑龙江省| 思茅市| 航空| 华亭县|