- DDR3存儲器系統可以大大提升各種數據處理應用的性能。然而，和過去幾代（DDR和DDR2）器件相比，DDR3存儲器器件...
- 關鍵字：
FPGA IP核 DDR3 數據處理
- 為改善紅外圖像的視覺效果和后續處理質量，需要對圖像進行增強處理。在此介紹并實現了一種空間域圖像增強算法，自適應分段線性拉伸算法。首先簡要分析算法原理，對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現方法進行了研究，以兼顧系統實時性和集成度為目的，提出灰度直方圖統計和拉伸運算等關鍵模塊的解決方案。通過試驗結果分析，對壓縮因子的選取提出建議。該設計的輸出延遲僅為62.-5ns，且具有實現簡單、集成度高、功耗低等優點，適合在精確制導武器和導航系統中應用。
- 關鍵字：
FPGA 圖像自適應 分段線性 算法
- 提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術，以此技術為基礎，使用TMS320CDM642和EP2C35 FPGA相結合，設計了一種高頻幀實時圖像處理器硬件系統。該系統采用2片SRAM乒乓結構，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現了100幀/s的壓縮速度，系統同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。
- 關鍵字：
FPGA DSP 實時圖像 壓縮系統
- 0引言快速傅里葉變換(FFT)在雷達、通信和電子對抗等領域有廣泛應用。近年來現場可編程門陣列(FPG...
- 關鍵字：
FPGA FFT 移位寄存器
- 1引言當前在EDA領域，只要具備臺式或筆記本電腦并裝有工具軟件，就可以方便地對可編程ASIC（CPLD/FPGA）...
- 關鍵字：
FPGA ASIC 嵌入式 EDA ISP
- 超長指令字VLIW(VeryLongInstructionWord)微處理器架構采用了先進的清晰并行指令設計[1]。VLIW微處...
- 關鍵字：
FPGA VLIW 微處理器
- 介紹了一種基于FPGA和DSP的多功能高速數據采集處理系統的設計，該系統的數據采集速度最高可達到105 Msps ,運算能力強，通過更改軟件可適用于大部分的高速數據處理場合，具有較強的通用性。
- 關鍵字：
數據采集 FPGA DSP 201007
- 設計實現了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎，通過采用高效的兩路輸入移位寄存器流水線結構，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數據吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個模塊的實現。設計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設計仿真工具進行設計、綜合和仿真，仿真結果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
- 關鍵字：
FPGA FFT 移位寄存器 流水線結構
- 從增量型光電編碼器的構造特點出發，分析其輸出信號中引起抖動誤碼脈沖的原因。根據編碼器兩相輸出信號(A相、B相)不能同時跳變的特點，設計了一種高精度抗抖動二倍頻電路，能有效濾除信號的干擾脈沖。
- 關鍵字：
FPGA 增量 光電編碼器 抖動
- 利用飛速發展的FPGA技術，在圖像采集前端實現Bayer插值變換。比較了常用的3種插值方法，選用計算復雜度較高但圖像質量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實現1 208×1 024圖像，12 f／s，實時Bayer轉換。給出了實時采集圖像結果，顯示了插值變換前的原始圖像，計算了變換后圖像的峰值信噪比PSNR。
- 關鍵字：
Bayer FPGA 彩色圖像 變換
現場可編程門陣列（fpga）介紹
您好，目前還沒有人創建詞條現場可編程門陣列（fpga）!
歡迎您創建該詞條，闡述對現場可編程門陣列（fpga）的理解，并與今后在此搜索現場可編程門陣列（fpga）的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
