利用Virtex-5LXT應對串行背板接口設計挑戰

　　采用串行技術進行高端系統設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調查中，有92%的受訪者表示2006年已開始設計串行I/O系統，而在2005年從事串行設計的僅占6?%。

　　串行技術在背板應用中的盛行，大大促進了這一比例的提高。隨著對系統吞吐量的要求日益提高，陳舊的并行背板技術已經被帶寬更高、信號完整性更好、電磁輻射和功耗更低、PCB設計更為簡單的基于串行解串器(SerDes)技術的背板子系統所代替。

　　諸如XAUI和千兆位以太網(GbE)等有助于簡化設計、實現互操作性的標準串行協議的問世，進一步推動了串行技術的應用。此外，PCI工業計算機制造商協會(PICMG)制定的AdvancedTCA和MicroTCA等串行背板規格標準，也對串行技術的快速普及起到了重要作用。串行背板技術具有極大的優越性，不但廣泛用于通信系統、計算機系統、存儲系統，還被應用到電視廣播系統、醫療系統和工業/測試系統等。

　　設計“頑癥”

　　盡管串行技術的應用已日益普遍，但許多設計挑戰依然橫亙在設計人員面前。背板子系統是整個系統的“心臟”，它必須能夠在板卡間提供可靠的信號傳輸。因此，在背板設計中，確保很高的信號完整性(SI)是首要任務。

　　另外，采用能夠以極低誤碼率驅動背板的、基于SerDes技術的適當芯片也至關重要。在設計人員重復利用舊背板上的早期元件和設計規則的“早期系統升級”應用中，利用芯片元件來改善SI尤為重要。

　　開發串行背板協議和交換接口(fabric interface)也是設計人員面臨的一個挑戰。大多數背板設計都利用了采用專有協議的早期專用集成電路(ASIC)，甚至一些比較新的背板設計也要求采用專有背板協議。因此，芯片解決方案必須十分靈活，能夠支持必要的定制化。雖然ASIC可以實現這一點，但是，ASIC通常成本高，而且存在風險，因為產品需求量/銷量不確定，可能產生設計缺陷以及技術規格的更改等。

　　近來，基于現有標準的模塊化交換結構逐漸成為熱點技術。這種技術有助于縮短開發周期，但所采用的芯片解決方案必須支持標準協議，并且允許靈活地對最終產品進行獨具特色的定制。當然，還有成本、功耗和上市時間等不可回避的挑戰。為了應對串行背板設計中的這一系列挑戰，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。

　　串行背板解決方案

　　面向串行背板應用的Xilinx Virtex-5LXT FPGA的關鍵技術是嵌入式RocketIO GTP低功耗串行收發器。最大的Virtex-5LXTFPGA中最高可包含24個串行收發器，每個串行收發器的運行速率范圍均為100Mbps至3.2Gbps。結合可編程結構，該FPGA能夠以高達3.2Gbps的速率支持幾乎所有的串行協議，不論是專有協議還是標準協議。

　　對串行背板應用而言，更重要的是內置信號調理特性，包括傳輸預加重和接收均衡技術。這些特性可以實現速率高達數千兆比特的遠距離(通常可達40英寸或更遠)信號傳輸。這兩種均衡方法都是通過增強高頻信號分量和衰減低頻信號分量，來最大限度地降低符號間干擾(ISI)的影響。區別在于，預加重是對線路驅動器輸出的發射信號執行的，而接收均衡則是對傳入IC封裝的接收信號執行的。預加重和均衡特性均可編程為不同狀態，以實現最優信號補償。

　　除了信號調理特性，這些串行接收器還具備其他對背板有用的特性，如可編程輸出擺幅，這種特性可以實現與多種其他基于電流型邏輯電路(CML)的器件連接和內置交流耦合電容器―可簡化傳輸線路設計、降低ISI。