首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> 現場可編程門陣列(fpga)

        現場可編程門陣列(fpga) 文章 最新資訊

        基于FPGA的雷達中/視頻數據采集與回放系統設計

        • 設計了一種基于FPGA的雷達中/視頻數據采集與回放系統。系統以FPGA為數據采集和傳輸控制的芯片,通過USB 2.O接口實現與計算機的通信,并運用虛擬技術,采用Visual C++語言設計系統的計算機實時顯示界面。設計中運用硬件描述語言對FPGA進行編程,在完成對輸入信號的采集和記錄的同時,實現了對輸入信號的防抖動、過零檢測、等精度測頻及電壓最值、峰峰值和平均值的測量。該系統被封裝于一個小型的屏蔽盒內,非常便于攜帶,可方便應用于外場雷達的數據采集。
        • 關鍵字: FPGA  雷達  回放  視頻數據采集    

        基于FPGA的嵌入式以太網與Matlab通信系統設計

        基于FPGA的多DSP紅外實時圖像處理系統

        • 多處理器系統已廣泛應用于高速信號處理領域,為提高系統性能,更好地發揮多處理器優勢,介紹采用基于FPGA的多DSF架構。利用FPGA作為數據調度核心,將處理器從繁雜的數據通信工作中解放出來,充分發揮了多處理器的并行工作能力,增強了系統的重構和拓展性。該系統已應用于工程實踐中,以一塊高密度電路板實現了從數據采集到圖像校正、圖像處理,以及圖像顯示的整個流程,能夠滿足對處理時間要求較高、較為復雜的圖像處理算法的要求。
        • 關鍵字: FPGA  DSP  紅外  處理系統    

        基于多相濾波的數字接收機的FPGA實現

        • 摘要:給出了一種基于多相濾波的數字信道化接收機的實現方法,系統的處理帶寬為875 MHz,解決了高速ADC與FPGA處理速度之間的矛盾。為了克服信道化接收機的接收盲區,采用信道重疊的方法,連續覆蓋瞬時帶寬。在信道化
        • 關鍵字: FPGA  多相濾波  數字接收機    

        賽靈思收購美國AutoESL設計科技A

        •   全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc)宣布收購高層綜合技術領先公司美國AutoESL設計科技有限公司。   通過增加高層綜合技術,賽靈思進一步擴展了其技術基礎和產品組合,使得公司能夠把可編程平臺的優勢帶給更廣泛的企業用戶群體,即那些習慣用 C、C++ 和 System C 語言進行高層抽象設計的系統架構師和硬件設計人員。同時,這也將使得賽靈思可以滿足客戶對工具日益提高的需求,支持電子系統級 (ESL) 設計方法,滿足當今現場可編程門陣列 (FPGA) 領域復雜的設計需求。  
        • 關鍵字: 賽靈思  FPGA  

        基于FPGA的智能營區防沖擊系統設計

        • 摘要:為提高安防措施,延緩不法分子動作,確保營區安全,提出一種營區智能防沖擊系統解決方案。該方案以移動物體的外形形狀、車牌信息、車輛速度為輸入特征,采用虛擬線圈感應、車牌識別、車輛測速、系統控制等方法
        • 關鍵字: FPGA  系統設計    

        基于FPGA和NiosII的逆變焊接電源控制器

        • 摘要:設計了基于FPGA和NioslI軟核的全數字逆變焊接電源控制器,采用變參數PID和改進的I-I型雙閉環電流-弧長控制策略,并應用于數字化MIG焊接電源系統中。介紹了該電源控制器各模塊的功能及設計方案,分析了MIG焊接電
        • 關鍵字: NiosII  FPGA  逆變焊接  電源控制器    

        基于PCI接口芯片外擴FIFO的FPGA實現

        基于FPGA的MIII總線與RS422通信協議轉換板的設計

        FPGA設計工具淺談

        FPGA硬件電路的調試

        FIR濾波器的FPGA實現方法

        • 為了給實際應用中選擇合適FIR濾波器的FPGA實現結構提供參考,首先從FIR數字濾波器的基本原理出發,分析了FIR濾波器的結構特點,然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉置型、FFT型和分布式結構型的實現方法,對于各種實現的結構做了分析、比較以及優化處理,特別是對基于FFT的FIR濾波器與傳統卷積結構進行了精確的數值計算比較,最后得出滿足于低階或高階的各種FIR濾波器實現結構的適用范圍及其優缺點,并針對實際工程應用提出了下一步需解決的問題。
        • 關鍵字: FPGA  FIR  濾波器  實現方法    

        基于FPGA的24×24位低功耗乘法器的設計

        • 通過對現有編碼算法的改進,提出一種新的編碼算法,它降低功耗的方法是通過減少部分積的數量來實現的。因為乘法器的運算主要是部分積的相加,因此,減少部分積的數量可以降低乘法器中加法器的數量,從而實現功耗的減低。在部分積的累加過程中.又對用到的傳統全加器和半加器進行了必要的改進,避免了CMOS輸入信號不必要的翻轉,從而降低了乘法器的動態功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試,給出了測試結果,并與現有的兩種編碼算法進行了比較。功耗分別降低3.5%和8.4%。
        • 關鍵字: FPGA  24位  低功耗  乘法器    

        基于FPGA的多時鐘片上網絡設計

        • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器,通過優化中央仲裁器和交叉點矩陣,以爭取較小面積和更高的性能。同時,擴展路由器運作在獨立頻率的多時鐘NoC 架構中,并在一個3×3Mesh 的架構下實驗,分析其性能特點,比較得出多時鐘片上網絡具有更高的性能。
        • 關鍵字: FPGA  多時鐘  片上網絡    

        基于DSP Builder數字信號處理器的FPGA設計

        • 針對使用硬件描述語言進行設計存在的問題,提出一種基于FPGA并采用DSP BuildIer作為設計工具的數字信號處理器設計方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設計流程,設計了一個12階FIR低通數字濾波器,通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設計進行了驗證。結果表明,所設計的FIR濾波器功能正確,性能良好。
        • 關鍵字: Builder  FPGA  DSP  數字信號處理器    
        共6437條 288/430 |‹ « 286 287 288 289 290 291 292 293 294 295 » ›|

        現場可編程門陣列(fpga)介紹

        您好,目前還沒有人創建詞條現場可編程門陣列(fpga)!
        歡迎您創建該詞條,闡述對現場可編程門陣列(fpga)的理解,并與今后在此搜索現場可編程門陣列(fpga)的朋友們分享。    創建詞條

        熱門主題

        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 林甸县| 广东省| 黄平县| 砀山县| 中阳县| 普格县| 五寨县| 泸西县| 即墨市| 临泽县| 博客| 五大连池市| 金湖县| 嘉荫县| 北宁市| 尤溪县| 孝感市| 潮州市| 云安县| 冕宁县| 永定县| 平泉县| 奇台县| 大新县| 澄迈县| 盖州市| 巴青县| 河源市| 七台河市| 渭源县| 竹溪县| 深泽县| 松溪县| 桐梓县| 迁西县| 大宁县| 闽侯县| 黄冈市| 封丘县| 习水县| 万源市|