- 卷積碼是一種重要的信道糾錯編碼方式,其糾錯性能通常優于分組碼,目前（2,1,6）卷積碼已廣泛應用于無線通信系統中,Viterbi譯碼算法能最大限度地發揮卷積碼的糾錯性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設計方法,并利用Verilog HDL硬件描述語言完成編譯碼器的FPGA實現。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調試。
- 關鍵字：
卷積碼 Viterbi譯碼 邏輯分析儀
- 摘要：基于卷積碼的編譯碼原理，使用VHDL語言和FPGA芯片設計并實現了(2，1，3)卷積碼編譯碼器。其中譯碼器設計采用“截尾”的Vite-rbi譯碼算法，在支路量度計算、路徑量度和譯碼路徑的更新與存儲以及判決與
- 關鍵字：
FPGA 卷積碼 編譯碼器
- 摘要：基于長期演進(LTE)的Tail-biting卷積碼，介紹了維特比譯碼算法，它是一種最優的卷積碼譯碼算法。由于Tail-biting卷積碼的循環特性，采用固定延遲譯碼的方法，降低了譯碼復雜度。通過使用全并行的結構及簡單的回
- 關鍵字：
FPGA LTE 卷積碼 譯碼器
- 卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1...
- 關鍵字：
FPGA 卷積碼 維特比 軟件無線電
- 在無線數據傳輸中，由于信道中的噪聲干擾，在接收端會引入一定的誤碼率（BitErrorRate,BER）。高質量的數據業...
- 關鍵字：
FPGA 誤碼 卷積碼 調制解調
- 本文闡述了卷積碼編解碼器的基本工作原理，在MAX+PLUS2軟件平臺上，給出了利用復雜可編程邏輯器件設計的（2，1，6）卷積碼編解碼器電路，并進行了編譯和波形仿真。
- 關鍵字：
CPLD 卷積碼 編解碼器
卷積碼介紹
在一個二進制分組碼（n,k）當中，包含k個信息位，碼組長度為n，每個碼組的（n-k）個校驗位僅與本碼組的k個信息位有關，而與其它碼組無關。為了達到一定的糾錯能力和編碼效率（＝k/n），分組碼的碼組長度n通常都比較大。編譯碼時必須把整個信息碼組存儲起來，由此產生的延時隨著n的增加而線性增加。
為了減少這個延遲，人們提出了各種解決方案，其中卷積碼就是一種較好的信道編碼方式。這種編碼方式同樣是把k [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
