卷積碼是一種重要的信道糾錯編碼方式,其糾錯性能通常優于分組碼,目前（2,1,6）卷積碼已廣泛應用于無線通信系統中,Viterbi譯碼算法能最大限度地發揮卷積碼的糾錯性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設計方法,并利用Verilog HDL硬件描述語言完成編譯碼器的FPGA實現。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調試。
802_11b中卷積碼和Viterbi譯碼的FPGA設計實現.pdf
本文引用地址：http://www.104case.com/article/201706/348998.htm
加入技術交流群
評論