浮點：用 FPGA 嵌入式處理器實現您的構想

　　讓浮點盡在掌握之中

　　Virtex-5 APU-FPU 提供免費的 Platform Studio，支持浮點定制。您可分別采用約 2500 個或約 4900 個 LUT 寄存器對來實現單或雙精度 FPU，也可在無需添加 FPGA 邏輯的情況下運行具有浮點仿真功能的軟件應用。

　　性能水平可預先選擇：選擇適當的 FPU，或實施設計并確定軟件仿真是否滿足要求;如未滿足，可升級軟 FPU。

　　顯而易見，如果能從軟件仿真中獲得足夠的性能，則無需 FPU。但如果需要更高的性能，可使用 APU-FPU。如果應用需要 FPU 或正在使用與之配套的編譯器，可選擇雙精度 FPU。如果應用僅需單精度運算且您正在使用賽靈思 GNU 編譯器，則單精度 FPU 會降低邏輯要求。謹記，如果選擇雙精度 FPU，它將執行單精度運算，然后將運算結果進行四舍五入，以提供單精度 FPU 的精確度。

　　典型性能增益

　　當您在評估是需要硬 FPU 還是軟 FPU 時，應首先確定代碼的浮點密集程度。代碼通常包括不同浮點、整數、存儲器以及邏輯運算等。因此，盡管基準可作為潛在性能提升的指示器，但運行您自己的代碼會更好。

　　表 1 列出了 400 MHz Virtex-5 FXT PowerPC 440 處理器、軟件仿真以及與該處理器相連的 200 MHz 雙精度 APU-FPU 的基準數據，透過該表可清晰了解 APU-FPU 執行浮點密集代代碼的性能表現。

　　表中所列數據是賽靈思用于評估處理器浮點單元性能的一組基準數據的子集。平均而言，軟 FPU 可比軟件仿真快 6 倍，而單精度 FPU 可比雙精度 FPU 快 13%。

　　在浮點占主導地位的情況下，可通過優化代碼來提高軟 FPU 的性能，以充分利用 FPU 管線。FIR 濾波器基準就是一例很好的潛在性能增益。未經優化的代碼是典型的“教科書代碼”，雖便于閱讀，但大多數 FPU 執行時往往效率低下。然而，通過實施循環展開、最大限度地延長 FPU 寄存器中常數的保留時間，以及交叉存取其他代碼與浮點指令，設計方案的性能可得到顯著提高。在本例中，優化濾波器代碼比未經優化的代碼快 3.8 倍，比軟件仿真快 30 倍。

　　總之，Virtex-5 FXT 借助其 PowerPC 440 處理器可為嵌入式應用提供眾多選擇。您可在有無 FPU 的情況下執行設計方案、用性能較高的 FPU來替代軟件仿真技術、為 Virtex-5 FXT 量身定制處理能力資源，所有這些都是為了滿足您的最佳設計需求，讓“一切盡在您的掌握之中” 。

　　* EDK 10.1 SP2 GNU 帶標志的編譯器：-O3 -funroll-循環

　　表 1——400 MHz 處理器與 200-MHz FPU 的典型浮點性能