中芯國際和新思科技攜手推出Reference Flow 4.0

　　全球領先的半導體設計、驗證和制造軟件及知識產權(IP)供應商新思科技公司與中國內地最大的芯片代工企業中芯國際集成電路制造有限公司日前宣布，將攜手推出全新的65納米RTL-to-GDSII參考設計流程4.0(Reference Flow 4.0)。作為新思科技專業化服務部與中芯國際共同開發的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術，為設計人員解決更精細工藝節點中遇到的低功耗和可制造性設計(DFM)等問題提供更多的可用資源。這樣，客戶可迅速獲得優化的途徑到中芯國際65納米制程的投片，從而滿足苛刻的項目時間要求。

　　參考設計流程4.0利用了新思科技Eclypse低功耗解決方案的關鍵組成部分Galaxy™實施平臺，從而使設計人員能夠在包括RTL綜合與測試、物理實現與驗收階段在內的整個設計流程中，實施先進的低功耗技術。此外，整個參考流程中還采用了IC Compiler的Zroute布線技術，該技術使用先進的布線算法對制造規則的影響、時序以及其他設計目標進行評估，因而能支持中芯國際的65納米布線規則。集成的Zroute 通過為特定芯片的設計制定出設計規劃、面積、功率和信號完整性(SI)等目標，使可制造性設計(DFM)的優化技術更加合理。

　　通過采用經由中芯國際內部開發的 CCS 標準單元庫、SRAM、PLL、輸入/輸出庫和低功耗單元庫，本參考設計流程得到了驗證。驗證中采用了分別具備電源閘控(Power Gating)和數據保持能力的多電源電壓(multiple -VDD)和多電源模塊。該流程的其他關鍵特性還包括：利用 IC Compiler及可測試性設計技術(DFT) 結合支持可自動生成全速(at-speed)測試的片上時鐘控制功能實現的多種參數特性多重模式(Multi-Corner Multi-Mode，MCMM)優化及關鍵面積分析與壓縮。

　　“中芯國際的65納米邏輯制程要求一個能夠解決時序、漏電和可制造性設計等關鍵性問題的流程，以減少風險并提高設計結果質量。”中芯國際設計服務中心副總裁歐陽雄表示，“我們通過與新思科技密切合作，再次為我們雙方的客戶推出全新解決方案，使他們能夠同時受益于我們兩家公司的領先技術。隨著我們即將向研制更先進的工藝節點技術邁進，我們期待能夠與新思科技繼續保持合作關系。”

　　“新思科技與我們的半導體代工合作伙伴密切合作，旨在加快客戶的設計進入量產的過程，”新思科技營銷與戰略聯盟副總裁Rich Goldman 表示，“我們與中芯國際攜手為IC設計團隊提供一個切實可行的參考流程，使之利用新思科技的低功耗和DFM優化技術，加快其以實現中芯國際65納米制程技術為目的的片上系統的設計進程。”