RF: 究竟能否成為插入式IP？

　　當移動設備SoC集成射頻電路時，它們將需要可重用 RF IP。但是它們能夠做到嗎？

　　對于下一代智能手機、移動視頻播放器以及 Web 漫游附件的整合，其含意不僅是要將多用途基帶與應用處理器、加速器和內存一起放到同一片 SoC （系統單芯片）上，而且還要將許多小信號RF電路整合到SoC上。其中就存在一項重大難題。

　　在今天的 SoC 中，要想滿足時間表并維持合理的設計復雜性，硅 IP （知識產權）的重用是絕對必要的。但是，盡管 IP 的重用在數字行業人所共知，甚至已經成為一些甚高頻模塊的常見現象，例如高速I/O的SERDES（串行器/解串器）功能和所有應用類別中的PLL（鎖相環路），但對射頻應用的 RF 電路，設計重用幾乎尚未聽說。這是為什么呢？我們能否做一些相關工作？或者說，移動設備的下一代 SoC 肯定大部分是定制芯片嗎？

　　按問題大小排列

　　在這些問題中，最要緊的是移動系統SoC中大塊的片芯區。這一情況并不單單因為射頻傾向于大面積——它有遠超出最低限度的晶體管和幾乎不可縮小的電感與電容，還因為高級手機要求在一個SoC上有多個射頻。

　　例如，考慮這樣一種典型的概念設備，它可作為多頻手機和互聯網終端，能獲得當前可用的任何最佳網絡連接。此類手機將有一個LTE（長期演進）射頻，用于連接蜂窩電話網絡；一個802.11n MIMO（多輸入/多輸出）Wi-Fi 射頻塊，用于與任何可用的 Wi-Fi 接入點建立多天線連接；至少一個UWB（超寬帶）射頻，用于實現藍牙、無線 USB 或專有的近程、高帶寬協議；還有一個GPS（全球定位系統）接收器，用于獲得位置信息。這些組件沒有一樣是微不足道的，并且對 802.11n MIMO 射頻，面積會相當大（圖 1）。

　　最初，這些射頻可能全部位于單獨的片芯上。但是設計壓力強制它們中的許多（即使不是全部）都遷移到SoC上。大信號RF模塊將屬例外，例如功率放大器和天線開關，它們可能保持在 SoC 以外。

　　一個典型射頻中的小信號 RF 模塊很容易列舉（圖 2 ）。在多數現代射頻中，它們幾乎以相同的配置重復出現。但是這一情況并不意味著能簡單地重用整個射頻模塊或單個功能。
　
　　鑒于這么高的復雜性，如此多的片芯區，以及如此多的利害攸關因素，似乎 SoC 設計者（尤其是缺乏內部 RF 專業知識的 SoC 團隊）顯然會希望以第三方IP方式獲得自己的射頻模塊。但今天的實際情況是，他們不會這樣做。甚至從中期來看，這些SoC設計中的一些或多數射頻模塊的設計工作將由SoC 設計團隊自己承擔，而非第三方IP開發者。造成這一困境有若干個重要原因。

　　所有這些原因都源于可重用 IP 的理念。要想重用，IP模塊必須具有一種能明確理解的功能，創建者和用戶對該功能達成一致共識。它必須有明確定義的端口，并且必須根據它們與模塊功能的關系以及許可的信號特征，明白無誤地定義這些端口的信號。沒有這些基本約束，IP 就不會像可重新設計一樣地可重用。但這些要求中的每一項對于 RF 射頻 IP 都成問題。

　　首先是標準問題。當然，幾乎所有非專利的空中接口都有明確的標準，并有驗證IP和互操作性測試。但問題是射頻的實現。Berkeley Design Automation的首席執行官 Ravi Subramanian 警告說：“這些標準射頻的收發機體系結構仍在發展之中。構建射頻的方式仍取決于您將用它提供服務的市場。”例如，盡管一個 UWB 射頻的結構非常像 802.11 射頻，但細節看上去是不同的（圖3）。

　　Synopsys 公司的混合信號產品營銷經理Navraj Nandra表示：“即使標準射頻的定義也不像你想象的那么明確。”他指出，不同國家可能以不同方法實現同一個標準射頻。美國的WiMedia射頻使用 Band Group 1。其他國家使用更高頻率的頻段組，因此需要不同的射頻設計。

　　Subramanian說：“對那些有能力的公司來說，將這些射頻放到SoC上的 CMOS 中的工作也是皇冠上的明珠。射頻與高性能的整合能力對于他們的產品必不可少，并能使他們脫穎而出。他們并不打算購買 IP 做射頻，雖然可以這么做。”
如何獲得射頻內子模塊的許可呢？畢竟，您可以獲得與某些模塊運行一樣快的第三方 PLL 許可。Nandra 表示，這種情況也不會出現。“射頻中有明確的功能塊：RF 前端、混頻器、數據變換器，等等。但現在的問題是，沒有定義模塊的確切分區以及它們之間的接口。例如，在 PCI（外圍設備互連） Express 環境中，PHY（物理） 和MAC（介質訪問控制）層之間有工業標準的管道接口，但是沒有定義射頻硬件內各功能之間的接口。”

　　MIPS 無線系統小組執行副總裁Carlos Leme稱：“這些接口的難度很大。這不只是一個將它們插到一起的問題。你需要觀察各塊之間RF信號的所有負載與阻抗匹配需求。”塊內的功能也沒有明確定義。Leme繼續說：“RF 電路的分區十分復雜。塊的規格相互影響。”Leme 解釋說，技巧嫻熟的RF設計者可能選擇在電路的一個部分接受更多的噪聲，而在另一個部分補償它。Leme補充說：“正是由于這一原因，從來也不存在一個規模性的 RF構建塊IP 市場。最終您總得與設計團隊密切合作，那它就不是真正的 IP 了。”

　　信號和噪聲

　　即使一個設計團隊會接受前面定義的構建塊，整合過程也會是非常困難的。問題涉及可重用 IP 定義的另一個組成部分：塊應在明確定義的引腳上有良好定義的信號。這一概念對 RF 設計的困難之處在于：RF電路和芯片其余部分之間的交互并非只涉及已定義的信號，甚至是 IP塊和芯片其余部分之間的預期路徑。這一情況可能導致一些有意思的問題。

　　首先，有連接問題。不能簡單地應用一種數字化布線工具，將一個硬IP塊上的引腳連接到它們的目的地，并結束在一個工作射頻上。RF 信號路徑必須進行阻抗匹配。它們關注寄生效應。有時，它們非常關心所需連接節點上發生的一切。

　　即使擁有到安靜、行為正常節點的阻抗匹配連接，但在所采用工藝的驗證中，會有一部分硬 IP 在芯片中的性能不同于在測試芯片中。通常，這種不可預見性的原因來自于 RF 電路與不包含已定義信號路徑的片芯上其余部分之間的相互作用。

　　Cadence的高級產品營銷經理Hany El Hak表示：“在 RF設計中模型有問題，這并非肯定源于從代工廠或 IP 供應商獲得的RF模型不準確，而是因為IP設計者在構建模型時所做的假設并不總能傳達給IP用戶。”

　　他解釋說，如果 IP 設計者假設了一個最大電源噪聲數值，您需要知道它，以驗證設計中IP上的電源腳確實沒有超過該數值。他指出：“總的來說，問題是，在RF域中存在著不遵循信號路徑的耦合與干擾。”電源噪聲只是El Hak舉出的一個例子。另一個例子是基材耦合。直到不久以前，即使最好的CMOS邏輯流程幾乎不可能得到準確的基材模型。 El Hak表示，現在有了那些模型，代工廠樂于分享它們。“但是基材耦合模型非常復雜。如果電路模型包含了它們，那么整體問題的復雜性會劇增。必須采用一些正式方法來降低模型的復雜性，如刪除電路不是特別敏感的寄生路徑，以使仿真切實可行。例如，在Spectre中就有完成這項任務的工具，但它不是全自動的。簡化模型的準確性仍然取決于設計者對刪簡電路的指導原則。”

　　驗證問題

　　由于射頻IP塊和基材、電源腳、信號腳甚至附近無關走線之間干擾的潛在可能性，即使經驗豐富的RF設計者也會帶著某種程度的敬畏去處理集成塊的驗證。這不用驚訝，它并非一件輕而易舉之事。

　　RF設計服務工作室 Tahoe RF Semiconductor的總裁兼首席執行官Irshad Rasheed警告說：“真正要做的是整個系統的驗證，而不只是IP塊。單從頂層定義系統就可以占到設計周期的15%~25%。一旦完成，許多設計團隊就開始用Verilog模型和足夠完成模擬/混合信號功能仿真的提取數據，從行為級對系統作分析。”他告誡說，直接進入 IP 集成及提供整個芯片的 GDS（圖形數據系統）-II 是有可能的，但是風險極大。“基材耦合和來自數字電路的噪聲刺激的模型從來沒有那么好。VCO（壓控振蕩器）從未集中。風險非常大。”

　　與此相反，Rasheed建議說，設計部門可在測試芯片上實現射頻電路。這些元件開始時可采用小型結構，只是驗證電路模型，并發展到由數字噪聲生成器環繞的整個射頻塊，以仿真最終 SoC 上的環境。他說：“利用測試芯片，可以驗證大量的射頻行為，然后再結束整個SoC的最終掩碼。”

　　對各種情況，Rasheed 都強調頂層仿真的重要性，它要足夠抽象，能查看設計作為一個實際射頻時的行為，并且能足夠精確地預測到問題。他說：“需要能反映電路級實際情況的Verilog-A模型。實現這一目標需要大量的RF綜合經驗。它需要在Spectre、RF-Spice和Verilog-A模型之間輕松地來回移動。并且它需要知道‘gotchas’（關鍵點）將位于何處，以便能夠在較高層級的模型中捕獲它們，而不會在下面的設計中遭受它們困擾。實際上，RF 設計者必須參與芯片驗證過程。”

　　Berkeley Design Automation公司的Subramanian反映出驗證工作的難度，它將RF IP的驗證分為五個階段：功能仿真、性能分析、噪聲分析、與封裝設計交互的審查，以及對工藝變量敏感度的分析。糟糕的是，盡管需要在塊整合前完成前兩個階段，但是在 SoC 的整合和布局后，所有這五步都是必要的。

　　變化性

　　接下來有變化性問題——這不但包括工藝、電壓和溫度的變化，還包括封裝和電路板的變化。放進SoC中的射頻必須采用制造 SoC 的數字CMOS 工藝。但是在該工藝的所有環節中，該芯片都必須功能正常。它必須能采用市場營銷部門為芯片構想出的各種封裝變種。它必須能用于客戶的電路板設計。

　　在這場不平等的對弈中，RF設計者有兩種基本武器：可靠的電路設計和數字配置。從真空管時代起，第一種因素（即電路的可靠性）就一直是RF設計者的一個工具。它來自于固態電路設計經驗、充分的仿真，而許多設計者還力舉足夠的測試芯片。但是隨著RF電路集成到數字CMOS工藝中，設計者有了一種改變射頻設計本質的新武器：數字可配置性。

　　MIPS的Leme表示：“射頻對寄生效應非常敏感，而寄生效應對各個工藝變種并不穩定，也不能準確建模。我們需要利用更多的寄生數據來改進設計工具包。但是即使如此，最終，也要采用數字修整方法使電路與工藝完美定位。我們試圖為IP增加盡可能多的可配置性。”

　　Leme認為先進CMOS工藝有助于增加可配置性。“一旦達到 90nm 或 65nm，模擬開關就非常好。可以在不使信號嚴重降級的情況下使用它們。”這一能力為一種設計樣式開啟了方便之門，此時數字信號可以打開和關閉開關，不但可以調整偏置電流或阻抗匹配，還可完成有源元件在信號路徑上的切進切出。

　　Subramanian 表示，這對于RF設計是一種新的設計方式。他說：“先進 的CMOS工藝對于RF 而言有其局限性，但是它們提供了大量可供使用的晶體管。這使設計者習慣于在無力實現規格的情況下都用晶體管來達到目的。因此，SoC 上的RF-CMOS電路傾向于遠遠大過傳統的RF設計：可能在其中一個上看到10 萬個晶體管。”

　　在這種新設計方式中，可配置性接受了那種在設計時未準確了解關鍵參數的懶惰。Synopsys的Nandra說，特別是對噪聲來說，模型是一個問題。“首要問題是柵極噪聲。如果要像積極的SoC設計者那樣，在工藝生命周期的早期開始設計，晶體管級的噪聲模型可能不具備準確的穩定性。在測試芯片的劃片槽中放一些工藝監控設備以幫助校準模型，這是一種不錯的做法。然后，可在以后在 IP 中包含測試結構，進一步幫助校準。”來自那些結構的數據可設置集中電路的數字參數。

　　走向IP 重用

　　RF設計中使用海量晶體管、性能監控器和校準電路，這種做法已改變了射頻的本質，即使之從僅有少量有源器件的優雅小電路改變為復雜度難以置信的數字電路，而其信號路徑上只有一些RF器件。這一演化促使我們轉向可重用RF IP的目標。
著名工程師、BroADCom工程總監Arya Behzad坦率地總結了目前的狀況：“如果不能重新利用IP，就不可能生產出我們的系列產品。但一般來說，與數字或其他模擬IP相比， RF IP在重用時需要更多的修改。”Behzad表示，這一現實促使Broadcom RF設計部門根據應用情況，有意識地設計出針對重用的射頻模塊。Behzad說：“如果我們正在為全新的市場領域設計一種射頻，并且我們只是想得到一些經驗，我們可能會做一次性設計。但是，如果我們是為一個有些經驗的市場開發完整的產品線，我們將計劃重用問題，盡管這要消耗一些片芯面積。理念是利用所有那些短通道器件，并且用大量這種器件使射頻更加靈活。最終，您的內核周圍有大量電路。”

　　顯然，這種靈活性要以空間和功耗為代價。因此可重用設計并非一種教條，而是另一種工程的權衡。Behzad 說：“例如，如果您想設計一個可重用的射頻，那么可能發現為單入、單出射頻設計的塊中的 70% 可重新使用在MIMO射頻中，盡管MIMO射頻的要求更為嚴格。”

　　Behzad 解釋說，假定針對可重用設計了射頻，那么整合就成為這樣一個過程，即IP 的可配置性與新SoC 需求的匹配。但是這一過程本身可能比較復雜。他指出，一臺802.11n收發的數字控制大于2kB。他解釋說，“很多這些數位要與芯片的其他部分實時交互。為了驗證在新環境中的運行，需要在Verilog-A模型、數字模擬之間移動，并且在一些交互中還涉及晶體管級仿真。我們發現這個要求在初始化序列時特別成問題。”

　　Behzad表示，驗證塊之間的耦合是另一個難點所在。“不可能捕獲一切，例如基材或封裝耦合。問題是，當確實需要將片芯、封裝和電路板一起建模，它將成為一個龐大的模型，而仿真無法運行。因此要做一些簡化假設，這為錯誤打開了大門。”Behzad警告說：“您不能得到最后一分貝的仿真。因此，開始時就要努力使電路對諸如噪聲刺激等事物不太敏感，這些因素難以預測或不可能終止。”例如， Behzad 指出基材耦合問題。他嘆道：“基材建模工具的聲明都言過其實。因此，在添加基材電容時您要根據自己的經驗，還有放保護環和使用 N 井。在無法預測的地方，要使設計可靠。”所有這些措施會使RF-IP塊可重用嗎？Behzad說：“在一個公司內部，這是毫無疑問的。但是對于第三方 IP，我不這么認為。”最后，問題又回到Subramanian有關差異化射頻與商品化射頻的觀點。看起來，有了相對標準的工作電壓、極高的截止頻率，以及65nm和45nm工藝數量龐大的晶體管，應該有可能使射頻具有足夠在各種 SoC 設計中重用的可配置性。甚至可能使IP在各個代工工藝中有相對移植能力，盡管有些設計者對于該方法的切實可行持悲觀態度。

　　但是 Subramanian 強調說，要使射頻立刻擁有針對重用的充足可配置性，對關鍵應用足夠小的面積和足夠低的功耗，并且提供足夠的射頻性能，從而實現最終 SoC 的差異化，這永遠都是不可能的。Subramanian 推測說，“我認為，隨著時間的推移，我們將看到藍牙、GPS甚至電視調諧器塊可能變得足夠商品化，成為第三方IP。但是對于用射頻性能幫助最終產品差異化的應用，我認為第三方 IP 將永遠不可能。”