片上系統(SOC)設計流程及其集成開發環境

　　那么，從板級電子系統設計到芯片級電子系統設計轉變將導致哪些方面的變化?主要表現在如下幾個方面：

　　(1)在設計描述工具方面，傳統的板級電子系統設計主要采用電路原理圖和元器件外形封裝圖作為設計描述語言工具，而現在的芯片級電子系統設計主要采用文本方式的硬件描述語言(HDL——Hardware Description Language)作為設計描述語言工具；

　　(2) 在設計流程方面，板極電子系統設計主要經歷電子系統原理圖設計與仿真、印刷電路板(PCB)設計與仿真分板(包括信號完整性分析、電磁兼容性分析等)等二個階段，而芯片級電子系統設計通常需要經歷系統級設計與仿真、算法級設計與仿真、寄存器傳輸級(RTL)設計與仿真、邏輯綜合與驗證、版圖設計綜合與驗證等5個階段；

　　(3)在軟硬件協同設計方面，板級電子系統設計所采用的方法是先進行硬件系統設計后再進行軟件系統設計的方法，難以實現軟硬同步設計或協同設計，而芯片級電子系統設計可以比較容易實現軟硬件同時設計或協同設計；

　　(4)在設計實現方面，板級電子系統設計主要基于具有特定功能的集成電路器件，而芯片級電子系統設計主要是基于具有特定功能的電路模塊——知識產權核(IP核)。因此，板級電子系統設計與芯片級電子系統設計無論是在設計方法上還是在設計工具方面都發生了較大的變化。

　　隨著現代信息技術的發展，電子產品生命周期越來越短，特別是電子工業技術不斷發展，基于深亞微米和超深亞微米的超大規模集成電路技術的片上系統(SOC) 芯片需求日益擴大，傳統的板級電子系統設計方法已不能適應產業界對電子產品需求。因此，基于知識產權(IP)核復用的芯片級電子系統設計方法將成為嵌入式系統設計的主流方式。

　　2 基于可編程片上系統(SoPC)的設計流程

　　基于可編程片上系統(SOPC)的芯片級電子系統設計主要有兩大支撐點：可編程片上系統器件所能提供的片上資源和可復用IP核庫所能提供的IP核資源。其中，可編程片上系統器件所能提供的片上資源是由集成電路工藝技術發展決定的，對于系統設計者來講，應根據設計要求盡量選擇合適的器件；可復用TP核庫所能提供的IP核資源需要通過系統設計者自行建設。在基于SOC的電子系統設計中，針對各類專門技術、專門應用、專門工具、專門生產工藝、專門產品的IP資源庫的建設和共享已形成一種規范，貫穿在系統設計的全過程。圖1為典型的基于IP核庫的片上系統(SOC)設計流程。

　　從圖1可以看出，在基于可編程上系統(SOPC)的嵌入式系統設計流程中，除了需要強有力的EDA設計工具支持外，離開充分的資源庫的支持，可以說是寸步難行，并且必將失去競爭力。從總體上講，各個層次的IP庫和EDA工具是芯片級電子系統設計者必備的兩翼，可選的IP核庫資源是一種設計者能力的表征。圖 2為芯片級電子系統設計中自頂向下設計方法的流程中所依賴的庫支持說明。

 　　在圖1的片上系統(SOC)設計流程中，除了需要強有力的IP核庫和EDA工具支持外，與傳統的專用集成電路(ASIC)設計流程最明顯的區別就是——軟硬件協同設計，圖3給出軟硬件協同設計的一般流程。在軟硬件協同設計的過程中，傳統的硬件描述語言(VHDL、Verilog HDL)和軟件設計語言(C/C++)是無法適應軟硬件協同設計這一種新的設計方法上的突破，為此必須使用新的系統級描述語言——System C(或其他類似語言)才能完成。

　　軟硬件協同設計通常是從一個給定的系統任務開始的，通過有效地分析系統任務和所需要的資源，采用一系列的變換方法并且遵循特定的準則，自動生成符合系統功能要求的、符合實現代價約束的硬件和軟件框架。這種全新的軟硬件協同設計思想需要解決許多問題：系統級建模、系統級描述語言、軟硬件劃分、性能評估、協調綜合、協同仿真和協同 驗證。