SoC功耗設計的黃金模型

　　在SoC系統設計方面，現在還有一些人們幾乎未涉足的領域，而這些領域將對降低功耗產生最大的推動作用。幸運的是，人們現在已經擁有大量針對這一領域的設計工具。在近日美國舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門總經理Glenn Perry介紹了系統級設計需要考慮的方方面面。

　　系統架構方面的改進將帶來巨大的好處，不過在EDA世界，人們只有在設計的較晚階段才使用功耗仿真工具，如門級和物理實現級。那為何不在系統級進行這些工作？原因主要包括：

　　第一，這樣做所花費的成本和相應的折中。要實現這一點，就需要一個運行速度極快的仿真平臺，足以運行所需的軟件，因為我們也提到了軟件、硬件和系統設計的影響和相互關系。

　　第二，關系到模型的精度。如果你不能精確地預測其功耗特性，則世界上最快的仿真也沒有多大裨益。你無法或者很難知道你的器件的功耗，除非具體地將其實現，因為功耗與許多實際因素有關。近年來，技術也取得了巨大進展，可以提供transaction層次直至ESL（電子系統級）層次的精確模型。有些工具可以幫助用戶提取非常精確的模型，在門級和transcaction（事務）級可以達到5%～10％以內。這是一個巨大的進展。沒有人愿意對其設計兩次建模，一旦在SystemC和標準C中建模后，還要在RTL中建模。

　　第三，我們的機會是如何利用這些模型來作為“黃金”模型，進行測試平臺的校驗。如今在市場上進行的驗證方法學方面的進展，都采用了某種“黃金”模型，而這些模型是系統分析方面的需求推動下生成的。