一款效率高達80%且功率損耗不足1W的3A、1.2VOUT 線性穩壓器(07-100)

　　引言

　　由于穩壓器對壓降的要求、效率的低下、因穩定性需要而對輸出電容器過于嚴格的要求以及啟動時太大的浪涌電流等原因，在大電流 (>1A) 低壓降電壓應用中采用線性穩壓器一直都是個難題。TI 推出的具有雙輸入軌的 TPS74x01解決了上述問題。

　　線性穩壓器拓撲概述

　　大電流應用中線性穩壓器的主要缺點是效率較低，其效率可以通過 VOUT/VIN 計算得出。線性穩壓器的功率損耗 (PLOST) 主要來自其封裝，該功率損耗可以通過如下公式計算得出：

　　TO-263 或 D2PAK 封裝是可用于線性穩壓器的最大表面貼裝封裝。不計氣流的話，該封裝的最大功耗大約為 2.75W(假設該封裝與一塊較大的銅板焊接在一起用于散熱)。帶有 PMOS 旁路元件的大多數大電流低壓降線性穩壓器的最小輸入電壓范圍為 2.5V~2.7V，其不但可以為內部 LDO 驅動電路供電，而且還足以驅動 PMOS FET 來提供較高的輸出電流。

　　由于額外氣流和/或需要對穩壓器所產生的熱量進行外部散熱，因此，在輸出電壓低于 1.8V 和輸出電流大于 2.5A 時使用帶有 PMOS 旁路元件的線性穩壓器就會顯得不便，并且成本也會增加。

　　因為 NMOS FET 與具有相同電流速率的 PMOS FET 相比，一個較低的 rDS(on) 是其固有的特性，所以 NMOS FET 旁路元件只需要更低的 VIN-VOUT 壓降即可提供相同強度的電流。但是，基于 NMOS 的穩壓器的源極跟隨電路結構要求 FET 門極至少為一個高于輸出電壓的閾值壓降(一般為 1V)。穩壓器需要一個內部充電泵來提供一個更高的柵極驅動電壓，或是一個由電路中現有的 5V 或 3.3V 偏置電源產生的二次低功耗輸入軌。這也就是設計基于 NMOS 旁路元件的雙輸入軌 TPS74x01 系列線性穩壓器的原因。

　　壓降

　　如圖 1 所示，TPS74x01線性穩壓器有兩個輸入電壓，其中一個用來提供弱電流偏置電壓以驅動控制 NMOS 旁路元件的內部電路，另一個用來進行二次功率輸入。所有的內部電路均使用較高的偏置電壓運行，旁路元件可以通過一個低壓輸入源實現穩壓。實際上，輸入功率 IN 只受制于輸出電壓和器件壓降。

　　TPS74x01 有兩種不同規格的壓降。第一種規格為 VIN 壓降，其專門針對那些希望通過采用一個外部偏置電壓來實現較低壓降的用戶。該規格的穩壓器偏置電壓大于輸出電壓，至少為 1.62V。此類應用中，FPGA 收發器一般使用低紋波、1.2V 和 3A 的電源軌，該收發器內部 1.5V 和3.3V的開關電源分別提供輸入電壓和偏置電壓。在該結構中，55℃時功耗為1.9W的 3×3mm QFN 封裝功耗僅為 (1.5V-1.2V)×3A=0.9W，從而達到 1.2V/1.5V=80% 的效率。