SYNPLICITY推出面向ASIC設(shè)計(jì)綜合引擎DSP ASIC版軟件

SYNPLICITY 公司日前宣布推出最新 Synplify DSP ASIC版，進(jìn)一步豐富了其旗下的 ESL 軟件系列。在該公司致力于提供各種技術(shù)獨(dú)立的解決方案這一發(fā)展戰(zhàn)略的引導(dǎo)下，新型 Synplify® DSP ASIC 版軟件將幫助用戶根據(jù)算法級(jí)設(shè)計(jì)的要求自動(dòng)開(kāi)發(fā)高質(zhì)量 RTL 代碼，以適應(yīng) FPGA 或 ASIC 器件的需求。

Synplify DSP ASIC 版軟件實(shí)現(xiàn)了獨(dú)特的 DSP 綜合優(yōu)化，能自動(dòng)實(shí)施算法，從而使設(shè)計(jì)人員不僅能夠?qū)崿F(xiàn)速度與占用面積間的平衡，同時(shí)相對(duì)于手動(dòng)編碼方法而言，還可大幅縮減占用面積并優(yōu)化時(shí)序問(wèn)題。采用 beta 版的設(shè)計(jì)人員都實(shí)現(xiàn)了優(yōu)于傳統(tǒng)手動(dòng)工作流程的效果。

采用統(tǒng)一的模型，Synplify DSP ASIC 版軟件能自動(dòng)就 FPGA 或 ASIC 器件實(shí)施優(yōu)化的算法架構(gòu)。對(duì)開(kāi)發(fā) ASIC 的小組而言，通過(guò)結(jié)合 Synplify DSP ASIC 版軟件及 Synplicity 的ASIC 驗(yàn)證產(chǎn)品套件，將有助于用戶快速在 FPGA 中驗(yàn)證 ASIC 設(shè)計(jì)。通過(guò)在 FPGA 中開(kāi)展 ASIC 原型設(shè)計(jì)，我們能更快速地檢測(cè)出功能故障，并發(fā)揮 FPGA 的高速運(yùn)行優(yōu)勢(shì)（通常高于 100 MHz）實(shí)現(xiàn)更復(fù)雜的互動(dòng)。

該軟件還可支持 Synopsys、Cadence 以及第三方 ASIC 存儲(chǔ)器 IP 供應(yīng)商等第三方邏輯綜合流程。Synplify DSP ASIC 版軟件為用戶提供了全面集成的并支持標(biāo)準(zhǔn) ASIC 工藝流程的解決方案。

價(jià)格與供貨情況

Synplify DSP ASIC 版軟件有一年期浮動(dòng)license，其起價(jià)為 44,500美元。如欲了解有關(guān)Synplicity Synplify DSP ASIC版軟件的更多詳情，歡迎垂詢 Synplicity 銷(xiāo)售代表或訪問(wèn)公司網(wǎng)站：http://www.synplicity.com。