CPLD在三相PFC矩陣變換器中的應用
加入技術交流群
隨著電子技術的不斷發展，在通訊、控制工程中應運而生的各種硬件平臺在功率電子領域中顯示出了獨有的特色，例如：MCU，DSP和復雜可編程邏輯器(Complex Programmable Logic Device。簡稱CPLD)等集成度很高的數字芯片就是以其精度高，溫度漂移小，升級換代簡便，長期工作不老化等特點，而廣泛用于功率變換器中，且大有取代傳統模擬控制芯片的勢頭。CPLD的多個通道可以并行工作的這一特點，使得控制三相功率因數校正(PFC)矩陣變換器的6只雙向開關同步、協調地工作。在此，介紹的XC95108型CPLD用于矩陣變換器，可以實現驅動脈沖分配、換相及橋臂死區的生成等功能。
圖1示出三相PFC矩陣變換器電路拓撲。該矩陣變換器的開關是由兩個背靠背的IGBT組成的。這樣組成的開關可對正負兩個方向的電壓和正反兩個方向的電流進行導通和截止，因此該開關具有四象限功能[1]。每個H橋的對角線上兩個雙向開關互補通斷，就可將等伏秒面積的雙極性電壓脈沖通過高頻變壓器傳遞給次級輸出。每一開關的導通寬度均由模擬調壓板通過對 交流電壓前饋uphase、輸出電壓反饋uout及初級電流取樣值ipri作為輸入，再由模擬調壓板中的PFC專用芯片UC3854BN運算得到。CPLD板綜合DSP板，模擬調壓板的輸入，發出6路脈寬調制波驅動6只雙向開關VQ1～VQ6。圖2示出控制系統框圖。
3 CPLD形成脈沖分配
3．1 CPLD介紹
XC95108型CPLD具有2500個邏輯門，108個I／O口，5V供電電壓[2]，抗干擾能力優于3．3V芯片，最大通過頻率為125MHz。Project Navigator可編程邏輯開發軟件提供了一種獨立于硬件結構的設計環境，它使應用Xilinx型CPLD的設計者能夠高效地進行設計、仿真和器件編程。設計輸入的方式有原理圖方式、VHDL語言編程、Verilog語言編程等。Verilog和C語言很相似，可在無需了解太多硬件描述語言的情況下快速上手。進入數字邏輯時序設計階段，該系統就是采用這一軟件工具作為輸入方式的。
3．2 死區的生成
如圖1所示，VQ2，VQ4，VQ6或VQ1，VQ3，VO5的任意兩個開關同時開通都會造成輸入短路，有必要在硬件中加入死區。圖3示出CPLD發出的3路驅動電壓脈沖信號ugVQ1，ugVQ2，ugVQ6的實驗波形。可見，驅動VQ4，VQ6兩只需要切換的開關脈沖死區時間為1μs，時基由10MHz的晶振送入移位寄存器得到。此外。任意一只開關的驅動信號的防直通處理均依照下式產生,
圖3 CPLD發出的三路驅動波形
3．3 6路驅動脈沖的生成
R，W，B三相交流電壓瞬時值滿足：
Umsinωt+Umsin(ωt+120
評論