三星在IEDM上宣布：DRAM工藝可達10nm

　　韓國三星電子于2015年12月9日在國際學會“IEDM 2015”上就20nm工藝的DRAM開發發表了演講(論文26.5)。三星此次試制出了20nm工藝的DRAM，該公司表示其特性非常良好，并表示“采用同樣的方法，可以達到10nm工藝”。

　　最近，有技術人員指出DRAM的微細化極限是20nm。DRAM在單元中的電容器中儲存電荷，對有電荷狀態分配1、無電荷狀態分配0，以此記錄信息。但是，隨著微細化發展，電容器的表面積越來越小，不能再如愿存儲電荷。因此，業內通過將電容器做成細長的圓柱狀來確保表面積，也就是確保容量。圓柱的直徑與長度之比——寬高比正日益接近100。通常鉛筆的寬高比為22左右，所以DRAM的電容器比例如同跟4根鉛筆連起來那樣。

　　據三星介紹，即使這樣做，到2014年，一個DRAM電容器的容量(Cs)也只有2009年的52%。而實現較大寬高比的蝕刻技術也有極限，因此以前的方法已經走到盡頭。

　　還有一個課題。三星曾表示，連接到單元上的位線寄生電容(Cb)隨著微細化，相對于Cs變大，DRAM電容器的電荷量越來越難以準確測量。因此，業內認為20nm工藝前后將達到DRAM微細化的極限。

　　此次，三星通過(1)將DRAM單元的配置由過去的格子狀改成蜂窩狀結構、(2)引進減小Cb的“Air Spacer”技術，大大改善了原來的問題。

　　(1)之所以改成蜂窩結構，是因為即使同為最小尺寸，可以將電容器的直徑增大約11%。這樣，在保持寬高比的同時，可將電容器的長度延長大約11%。假設介電材料相同，Cs將增加約21%。另外，通過采用圓柱狀技術“One Cylinder Storage(OCS)”,容量也比原來格子狀排列時增大1.57倍。OSC是三星已在此前工藝中導入的技術。

　　(2)Air Spacer是最近經常采用的通過在電極及布線周圍設置空隙來減小寄生電容的技術。三星表示通過該技術，與原來布線絕緣采用Si3N4時相比，可使Cb減小34%。