一種數字示波器的微處理器硬件電路設計

　　微處理器選型

　　本設計實時采樣率高達2Gsps，需要微處理器實時處理的波形數據量很大。同時微處理器要實現模擬通道控制、高速ADC采樣控制、波形數據存儲控制、LCD顯示控制等。因此兼具強大的數據處理能力和優異控制能力的微處理器成為本設計首選。

　　基于這些要求，本設計選擇了TI公司的OMAP- L138 DSP。此芯片是TI公司2009年推出的一款高性能處理器芯片。該芯片特點如下：

　　1、采用C*8 DSP內核與ARM9內核的雙核結構，可實現高達300 MHz的單位內核頻率。利用片上ARM9，開發人員可充分利用DSP內核支持高強度的實時處理計算，同時讓ARM負責非實時任務。

　　2、豐富的內部存儲器資源。其中ARM核內部有16KB的L1程序Cache和16KB的數據Cache；DSP核采用二級緩存結構，包括32KB 的L1程序Cache、32KB 的數據Cache和256KB 的L2統一映射SRAM，該二級高速緩存結構可以為所有載入、存儲以及處理請求提供服務，可以為CPU提供高效、高速的數據共享；此外在ARM核與DSP核之間還有高達128KB的片上RAM，可被ARM核、DSP核以及片外存儲器訪問。

　　3、豐富的外設資源。主要包括1個EMIFA口，可接16bit SDRAM或者NOR/NAND Flash；1個EMIFB口，可接16bit的DDR2（最高頻率150MHz）或16bit mDDR （最高頻率133MHz）；3個UART接口；2個SPI接口；2個I2C接口；1個EMAC控制器；1個USB2.0接口和1個USB1.1接口；1個LCD控制器；1個SATA控制器；1個uPP接口；1個VPIF接口；4個64位通用定時器。豐富的外設資源不僅可以為示波器提供與PC機、便攜式USB接口設備通信的接口，而且極大減少DSP外圍電路的設計規模，

　　4、低功耗。采用1.2V內核電壓，1.8V或3.3V I/O接口電壓，在深度睡眠模式下功耗僅有6mW，正常工作模式下功耗約為420mW。

　　此外OMAP-L138為浮、定點兼容DSP，使用硬件來完成浮點運算，可以在單周期內完成，這一優點在實現高精度復雜算法時尤為突出，為復雜算法的實時處理提供了保證。OMAP-L138還可與C*8 DSP實現引腳對引腳兼容，從而使客戶可采用不同的處理器同時開發多種不同特性的產品。

　　數字示波器系統硬件結構設計

　　本設計ADC選用Atmel公司的AT84AD001，該芯片有兩個通道，每個通道采樣率高達1Gsps，拼合可實現2Gsps的實時采樣率；FPGA選用Xilinx公司Spartan-3A系列的XC3S400A芯片，該芯片內有8064個邏輯單元，360Kbit塊RAM，56Kbit分布式RAM，4個數字時鐘管理模塊（DCM），311個I/O口。300KB容量的SRAM芯片外掛在FPGA上作深存儲用，由于SRAM存儲器容量比FPGA內部緩存FIFO大得多，能夠存儲更多的波形數據，因而能觀察到更多的波形細節。采用64Mbit容量的SPI Flash存儲示波器掉電需要保存的數據，例如程序代碼、Boot loader程序、中英文字庫、開機畫面等。

　　基于OMAP-L138的示波器硬件系統結構圖如圖2所示：

圖2 數字示波器系統結構圖