基于DSP與CPLD的I2C總線接口的設計與實現

ＰＣＦ８５８３是一款帶有２５６字節靜態ＣＭＯＳ ＲＡＭ的時鐘／日歷芯片。地址和數據嚴格按照雙向雙線制Ｉ2Ｃ總線協議傳輸。內置地址寄存器在每次讀／寫后自動遞增。關于ＰＣＦ８５８３的詳細說明請參看參考文獻。

２．１ 系統結構設計

系統的基本功能是通過ＣＰＬＤ的Ｉ2Ｃ總線接口完成ＡＤＳＰ２１９９２（主控芯片）與ＰＣＦ８５８３的數據交換。系統框圖如圖３所示。

系統主要由兩個部分組成：一是ＤＳＰ與ＣＰＬＤ的接口；另一是Ｉ２Ｃ核。為了能在ＤＳＰ指定的時刻讀／寫ＰＣＦ８５８３的數據，使用ＤＳＰ的讀寫信號、同步時鐘和最高位地址控制數據的傳輸。最高位地址作為控制信號是因為ＤＳＰ的Ｉ／Ｏ口比較少，必須優先供應給其它外設，因此用它來產生ＤＳＰ提供給Ｉ2Ｃ核的片選信號。而ＤＳＰ的地址總線位數較多，最高位一般使用不到，這樣正好可以充分利用資源。

２．２ Ｉ2Ｃ核

Ｉ2Ｃ核原理示意圖如圖４所示。

整個Ｉ2Ｃ核由控制模塊和Ｉ／Ｏ模塊構成。其中，控制模塊包括控制信號發生部分和時鐘開關，Ｉ／Ｏ模塊包括數據緩存和同步時鐘緩存。

當ＤＳＰ的最高地址位出現一個有效信號時，便會使Ｉ2Ｃ核內的觸發器產生一個全局使能信號ＥＮ它將會啟動時鐘、計數器和其它控制信號，但數據不會出現交換。如果此時ＤＳＰ的讀／寫同步產生，則會啟動相應的讀／寫進程，進行數據傳輸。

Ｉ2Ｃ核的關鍵技術是：

①用計數器和全局使能信號ＥＮ配合觸發進程。

由于Ｉ2Ｃ核的片選信號ＥＮ是由觸發產生的，不能象電平信號一樣由ＤＳＰ的Ｉ／Ｏ控制，因此只能通過精確的計數器定時和讀／寫使能信號共同判別控制。

讀／寫使能信號ＷＲ＿ＥＮ／ＲＤ＿ＥＮ也象ＥＮ那樣由觸發產生，因此也要用同樣的方法判別。

②同步時鐘的產生。

從圖２中可以看到，數據在同步時鐘的高電平脈沖時必須保持穩定，如果此時發生變化將會被視為一個控制信號，而通信也會被中斷。因此，同步時鐘的高電平脈沖一定要在有效數據的中間出現。而所需的控制信號必須在同步時鐘正脈沖的時候出現。

③對數據總線進行三態設置。 因為ＳＤＡ和ＤＳＰ＿ＤＡＴＡ都是雙向數據線，在寫ＳＤＡ和ＤＳＰ＿ＤＡＴＡ的進程中必須設置高阻態，否則會出現數據線狀態"不確定"。