PCI總線協(xié)議的FPGA實現(xiàn)及驅(qū)動設(shè)計

　　現(xiàn)在市面上存在著各種ＰＣＩ接口芯片，如ＡＭＣＣ公司的Ｓ５９３３，ＰＬＸ的９０８０系列等。專用芯片可以實現(xiàn)完整的ＰＣＩ主設(shè)備與從設(shè)備模式的接口功能，將復雜的ＰＣＩ總線接口轉(zhuǎn)化為相對簡單的用戶接口，但系統(tǒng)結(jié)構(gòu)受接口芯片的限制，不能靈活地設(shè)計目標系統(tǒng)，且成本較高。本文使用符合ＰＣＩ電氣特性的ＦＰＧＡ芯片進行簡化的ＰＣＩ接口邏輯設(shè)計，實現(xiàn)了３３ＭＨｚ、３２位數(shù)據(jù)寬度的ＰＣＩ從設(shè)備模塊的接口功能，節(jié)約了系統(tǒng)的邏輯資源，且可以將其它用戶邏輯集成在同一塊芯片上，降低了成本，增加了設(shè)計的靈活性。另外，還給出了Ｗｉｎｄｏｗｓ９ｘ系統(tǒng)下的設(shè)備驅(qū)動程序，可以與應用程序接口，形成一個完整的系統(tǒng)。目前，本系統(tǒng)已經(jīng)被印染企業(yè)應用在數(shù)據(jù)采集和處理等方面。
　　
　　１ 系統(tǒng)構(gòu)成與功能描述
　　
　　系統(tǒng)的總體框圖如圖１所示。

　　由圖１可見，系統(tǒng)的硬件平臺為一塊ＰＣＩ卡。此卡的結(jié)構(gòu)十分簡潔，主要由ＦＰＧＡ芯片、ＲＡＭ芯片和輸出接口三部分組成。其中，ＦＰＧＡ芯片集成了ＰＣＩ接口模塊和數(shù)據(jù)處理模塊。ＰＣＩ接口模塊實現(xiàn)了３３ＭＨｚ工作時鐘、３２位總線寬度的接口功能，支持Ｉ／Ｏ空間、內(nèi)存空間及配置空間的讀寫和ＰＣＩ中斷功能。由于簡化的ＰＣＩ接口占用的邏輯資源較少，可以在同一塊芯片中集成其他用戶邏輯。作為一個應用實例，本文加入了一個數(shù)據(jù)處理模塊，對ＰＣＩ接口傳送來的數(shù)據(jù)進行處理，通過片外的輸出接口輸出到下位機。ＲＡＭ芯片為數(shù)據(jù)處理提供緩存功能。
　　
　　２ 從設(shè)備模式下的簡化ＰＣＩ協(xié)議的實現(xiàn)
　　
　　為了實現(xiàn)ＰＣＩ接口的基本功能，必須完成以下幾個模塊：
　　
　　（１）ＰＣＩ配置空間設(shè)置。ＰＣＩ協(xié)議支持三種地址空間：Ｉ／Ｏ空間、內(nèi)存空間和配置空間。配置空間提供了支持ＰＣＩ設(shè)備自動配置的機制，是必需的。
　　
　　（２）ＰＣＩ從設(shè)備狀態(tài)機。ＰＣＩ總線狀態(tài)機是具有ＰＣＩ總線的計算機系統(tǒng)的狀態(tài)流，是由一個已知狀態(tài)到另一個狀態(tài)的條件、時序的描述。這是ＰＣＩ接口設(shè)計中最基本也是最重要的部分。
　　
　　（３）地址譯碼和命令譯碼。地址譯碼用來確定ＰＣＩ設(shè)備是否應當響應當前總線的操作；命令譯碼則用來指示ＰＣＩ設(shè)備根據(jù)不同的總線命令作出相應的動作。
　　
　　本文采用ＡＬＴＥＲＡ公司的Ｍａｘ＋ＰｌｕｓＩＩ軟件平臺，硬件描述語言使用ＡＬＴＥＲＡ ＨＤＬ語言，也可以方便地轉(zhuǎn)換成ＶＨＤＬ或ＶｅｒｉｌｏｇＨＤＬ語言。在此之前，先引入ＰＣＩ總線信號的定義。
　　
　　２．１ 總線信號定義
　　
　　根據(jù)ＰＣＩ總線協(xié)議２．２版，從設(shè)備模式下ＰＣＩ接口至少包含４７根引腳。圖２給出了按功能劃分的引腳分布，左邊是必需引腳，右邊是可選引腳。為簡化起見，本文采用了如下引腳，其他引腳均不使能或置為高阻態(tài)。

　　（１）由系統(tǒng)提供的３３ＭＨｚ的同步時鐘信號ＣＬＫ和復位信號ＲＳＴ＃(＃表示低電平有效)；
　　
　　（２）關(guān)于數(shù)據(jù)傳輸?shù)暮诵男盘枺海常参坏刂罚瘮?shù)據(jù)復用線ＡＤ[３1:０]、總線命令／字節(jié)使能復用線Ｃ／ＢＥ[３:０]＃和偶校驗信號ＰＡＲ；