LVDS接口電路及設計(圖)
加入技術交流群
關鍵詞：低電壓差分信號；電壓擺幅；接口；驅動器；接收器
概述
lvds接口又稱rs-644總線接口，是20世紀90年代才出現的一種數據傳輸和接口技術。lvds即低電壓差分信號，這種技術的核心是采用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的pcb連線，也可以是平衡電纜。lvds在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。目前，流行的lvds技術規范有兩個標準：一個是tia/eia（電訊工業聯盟/電子工業聯盟）的ansi/tia/eia－644標準，另一個是ieee 1596.3標準。
1995年11月，以美國國家半導體公司為主推出了ansi/tia/eia－644標準。1996年3月，ieee公布了ieee 1596.3標準。這兩個標準注重于對lvds接口的電特性、互連與線路端接等方面的規范，對于生產工藝、傳輸介質和供電電壓等則沒有明確。lvds可采用cmos、gaas或其他技術實現，其供電電壓可以從+5v到+3.3v，甚至更低；其傳輸介質可以是pcb連線，也可以是特制的電纜。標準推薦的最高數據傳輸速率是655mbps，而理論上，在一個無衰耗的傳輸線上，lvds的最高傳輸速率可達1.923gbps。
lvds接口的原理及電特性
一個簡單的lvds傳輸系統由一個驅動器和一個接收器通過一段差分阻抗為100ω的導體連接而成，如圖1所示。驅動器的電流源（通常為3.5ma）來驅動差分線對，由于接收器的直流輸入阻抗很高，驅動器電流大部分直接流過100ω的終端電阻，從而在接收器輸入端產生的信號幅度大約350mv 。通過驅動器的開關，改變直接流過電阻的電流的有無，從而產生“1”和“0”的邏輯狀態。在有些最新生產的lvds接收器中，100ω左右的電阻直接集成在片內輸入端上了，如maxim公司的max9121/9122等。
在lvds系統中，采用差分方式傳送數據，有著比單端傳輸方式更強的共模噪聲抑制能力。道理很簡單，因為一對差分線對上的電流方向是相反的，當共模方式的噪聲耦合到線對上時，在接收器輸入端產生的效果是相互抵消的，因而對信號的影響很小。這樣，就可以采用很低的電壓擺幅（見表1）來傳送信號，從而可以大大提高數據傳輸速率和降低功耗。
表1是lvds驅動器的主要電特性參數，
|
參數 |
意義 |
最小值 |
最大值 |
單位 |
|
vod |
差分輸出電壓 |
247 |
454 |
mv |
|
vos |
輸出偏置電壓 |
1.125 |
1.375 |
v |
|
△vod |
vod變化量絕對值 |
50 |
mv | |
|
△vos |
vos變化量絕對值 |
50 |
mv | |
|
isa,isb |
短路電流 |
24 |
ma | |
|
tr/tr |
輸出上升時間/下降時間(≥2000mbps) 輸出上升時間/下降時間(≤2000mbps) |
0.26 0.26 |
1.5 脈沖寬度的30% |
ns |
表2是接收器的主要電特性參數。
|
參數 |
意義 |
最小值 |
最大值 |
單位 |
|
iin |
輸入電流 |
20 |
μa | |
|
vth |
閾值電壓 |
相關推薦技術專區 |
評論