基于FPGA的高速A/D轉換芯片ADC08D1000應用

　　(6)DES使能(地址Dh)

　　位15：DES使能：置“1”配置雙邊沿采樣模式。置“0”配置單邊沿采樣模式。默認為“0”。

　　位14：自動時鐘相位控制。置“1”時打開自動時鐘相位控制，此時，DES粗調和微調失效。一個相位檢測電路被用來保證I路和Q路的采樣邊沿相差180°。置“O”時關閉自動時鐘相位控制，I路和Q路的采樣邊沿相位差由DES粗調和微調值來設定，默認為“0”。

　　位13：0，必須為“1”。

　　(7)DES粗調(地址Eh)

　　位15：輸入選擇，置“0”時I路用于雙邊沿采樣，置“1”時Q路用于雙邊沿采樣。默認為“0”。

　　位14：調整方向選擇，置“0”時，I路滯后于Q路；

　　置“1”時，Q路滯后于I路。默認為“0”。

　　位13：11：粗調幅度，步進為20 ps。默認為“000”。

　　位10：0：必須為“1”。

　　(8)DES微調(地址Fh)

　　位15：7，微調幅度。步進為0．1 ps。默認為00h。

　　位6：0，必須為“1”。

　　以雙邊沿采樣、650 mV(峰峰值)、低邊沿SDR非低功耗模式為例，用VHDL語言配置如下：

　　4 結 語

　　ADC08D1000在滿足超高速采樣的情況下各種性能都有很好的表現。采樣精度高，出錯概率小，功耗較低，正常運行下功耗不超過1．6 W，低功耗模式下不超過20 mW。工作模式靈活，可以根據需要配置成多種工作方式。在衛星機頂盒、測量儀器、射頻采樣等中高端的各種需要高速采樣的場合值得推薦使用。