一種基于FPGA的新型數字電壓表研究與設計

　　數字電壓表是大學物理教學和實驗中的重要儀表，其數字化是指將連續的模擬電壓量轉換成不連續、離散的數字量并加以顯示。傳統的實驗用模擬電壓表功能單一、精度低、體積大，且存在讀數時的視差，長時間連續使用易引起視覺疲勞，使用中存在諸多不便。而目前數字萬用表的內部核心多是模／數轉換器，其精度很大程度上限制了整個表的準確度，可靠性較差。本文采用National Semiconductor。公司性能優越的8位A／D轉換器ADC0809對模擬電壓采樣，以一片高性能FPGA芯片為控制核心，以軟件實現了諸多硬件功能，對電壓信號的轉換結果進行準確實時的運算處理并送出顯示。系統的主要功能都集成在一塊芯片上，大大減少了系統的分立元件數量，降低了功耗，增加了可靠性，較好地實現了電壓的精準測量。

　　1 設計方案比較

　　采用雙積分式模／數轉換器為核心器件，稱為雙積分式電壓表。在一個測量周期內，將被測電壓Ui加到積分器的輸入端，在確定的時間內進行積分。然后切斷輸入電壓，在積分器的輸入端加與Ui極性相反的電壓U，進行定值積分，但積分方向相反，直到積分輸出達到起始電平為止，從而將Ui轉換成時間間隔量進行測量。只要用計數器累計時間間隔內的脈沖數，即為Ui之值。電路簡單，便于維護。但電壓表的測量精度完全受限于模／數轉換的精度。而且系統無升級空間。

　　另外，采用單片機作為系統的控制核心。輸入信號經模／數轉換后送到單片機進行數據處理，根據不同電壓信號計算出不同數值，并送出顯示。這種方案優點是的單片機技術成熟、運算功能較強、編程靈活、設計成本也較低，能較準確地測量輸入電壓。但在單片機系統中必須使用許多分立元件組成其外圍電路，整個系統顯得十分復雜，可靠性較低，抗干擾能力差，而且功耗高。

　　采用現場可編程門陣列即FPGA為系統核心，是當今電子產品設計的熱門發展方向。系統最大限度地將所有器件集成在FPGA芯片上，體積大大減小、集成度高，可靠性高。而且邏輯單元控制靈活、適用范圍極廣，實現了大規模和超大規模電路的集成。其硬件功能完全由軟件編程實現，修改調試方便，在不改變原有電路的基礎上便可實現系統升級。較好地克服了另外兩種方案的缺陷，具有自己獨特的優勢。綜合上述分析，采用FPGA技術，優勢明顯。

　　2 系統工作原理

　　首先，被測電壓信號進入A／D轉換器，FPGA中控制信號模塊發出控制信號，啟動A／D轉換器進行轉換，其采樣得到的數字信號數據在相應的碼制轉換模塊中轉換為顯示代碼。最后譯碼驅動模塊發出顯示控制與驅動信號，驅動外部的LCD模塊顯示相應的數據。通過外部的鍵盤，可以手動對系統進行復位控制和檔位選擇，不同的檔位決定不同的電壓輸入范圍，在程序中實現自動轉換。基本工作原理框圖如圖1所示。

　　3 關鍵電路設計

　　3．1 A／D轉換電路

　　實現A／D轉換的方法比較多，常見的有計數法、雙積分法和逐次逼近法。由于逐次逼近式A／D轉換具有速度快，分辨率高等優點，而且采用該法的ADC芯片成本較低，因此在設計中采用該種方式。逐次逼近式A／D轉換器的原理如圖2所示。它由逐次逼近寄存器、D／A轉換器、比較器和緩沖寄存器等組成。當啟動信號由高電平變為低電平時，逐次逼近寄存器清0，這時，D／A轉換器輸出電壓V。也為O，當啟動信號變為高電平時，轉換開始，同時，逐次逼近寄存器進行計數。轉換原理如圖2所示。

　　逐次逼近寄存器工作時與普通計數器不同，它不是從低位向高位逐一進行計數和進位，而是從最高位開始，通過設置試探值來進行計數。在第一個時鐘脈沖到來時，控制電路把最高位送到逐次逼近寄存器，使它的輸出為10000000，這個輸出數字一出現，D／A轉換器的輸出電壓V。就成為滿量程值的128／255。這時，若Vo>Vi則作為比較器的運算放大器的輸出就成為低電平，控制電路據此清除逐次逼近寄存器中的最高位；若Vo≤Vi則比較器輸出高電平，控制電路使最高位的1保留下來。

　　若最高位被保留下來，則逐次逼近寄存器的內容為10000000，下一個時鐘脈沖使次低位D6為1。于是，逐次逼近寄存器的值為11000000，D／A轉換器的輸出電壓Vo到達滿量程值的192／255。此后，若Vo>Vi則比較器輸出為低電平，從而使次高位域復位；若VoVi則比較器輸出為高電平，從而保留次高位為1。重復上述過程，經過N次比較以后，逐次逼近寄存器中得到的值就是轉換后的數值。轉換結束后，控制電路送出一個低電平作為結束信號，此信號的下降沿將逐次逼近寄存器中的數字量送入緩沖寄存器，從而得到數字量輸出。