使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置
作者：
時(shí)間：2010-08-02
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2 具體設(shè)計(jì)
國(guó)家數(shù)字交換系統(tǒng)工程技術(shù)研究中心承擔(dān)的國(guó)家863項(xiàng)目高性能IPv6核心路由器采用一片Intel E28F128J3A150 16位Flash作為BootFlash對(duì)PowerPC2860(MPC860)處理機(jī)進(jìn)行加電配置下載更新的方案，其多余的存儲(chǔ)空間完全可以存放下FPGA所需的配置文件。加電復(fù)位、系統(tǒng)啟動(dòng)后，由處理機(jī)與一片XilinxXC95288XL CPLD配合，控制FPGA配置文件從Flash下載到FPGA中，完成對(duì)FPGA的配置。860處理機(jī)支持網(wǎng)絡(luò)功能，當(dāng)配置文件需要更新時(shí)，可通過(guò)網(wǎng)絡(luò)將新的配置文件發(fā)送到處理機(jī)，然后再由處理機(jī)更新系統(tǒng)中的Flash。采用XC95288CPLD配置FPGA的具體電路設(shè)計(jì)結(jié)構(gòu)如圖2所示。
圖2中，CPLD主要功能是把從Flash中讀出的數(shù)據(jù)轉(zhuǎn)換成串行輸出，然后再將地址遞增。CCLK(信號(hào)由CPU時(shí)鐘產(chǎn)生。PROG信號(hào)則由CPU輸出的地址數(shù)據(jù)經(jīng)譯碼模塊產(chǎn)生。XC95288C PLD邏輯結(jié)構(gòu)如圖3所示。
評(píng)論