使用用CPLD和Flash實現(xiàn)FPGA的配置
加入技術(shù)交流群
2 具體設(shè)計
國家數(shù)字交換系統(tǒng)工程技術(shù)研究中心承擔(dān)的國家863項目高性能IPv6核心路由器采用一片Intel E28F128J3A150 16位Flash作為BootFlash對PowerPC2860(MPC860)處理機(jī)進(jìn)行加電配置下載更新的方案，其多余的存儲空間完全可以存放下FPGA所需的配置文件。加電復(fù)位、系統(tǒng)啟動后，由處理機(jī)與一片XilinxXC95288XL CPLD配合，控制FPGA配置文件從Flash下載到FPGA中，完成對FPGA的配置。860處理機(jī)支持網(wǎng)絡(luò)功能，當(dāng)配置文件需要更新時，可通過網(wǎng)絡(luò)將新的配置文件發(fā)送到處理機(jī)，然后再由處理機(jī)更新系統(tǒng)中的Flash。采用XC95288CPLD配置FPGA的具體電路設(shè)計結(jié)構(gòu)如圖2所示。
圖2中，CPLD主要功能是把從Flash中讀出的數(shù)據(jù)轉(zhuǎn)換成串行輸出，然后再將地址遞增。CCLK(信號由CPU時鐘產(chǎn)生。PROG信號則由CPU輸出的地址數(shù)據(jù)經(jīng)譯碼模塊產(chǎn)生。XC95288C PLD邏輯結(jié)構(gòu)如圖3所示。
評論