Cadence端到端方案為UPEK整合芯片流程

2009年3月4日，Cadence設計系統公司今天宣布生物指紋安全解決方案領先廠商UPEK?, Inc.已經整合其設計流程，并選擇Cadence?作為其全芯片數字、模擬與混合信號設計的唯一全套供應商。此舉再次肯定了Cadence在為當今最具創新產品提供端到端設計解決方案方面的領先地位。

除了繼續使用Cadence定制IC設計解決方案外，UPEK已經將其全芯片設計解決方案整合，并轉為Cadence的端到端解決方案，包括Cadence定制IC解決方案、Incisive? Design Team Simulator、Virtuoso? Multi-Mode Simulation，以及Virtuoso? Digital Implementation，包含Cadence Digital Implementation 系統、Encounter? RTL Compiler和SoC Encounter等。這些面向數字實現、模擬與混合信號全芯片設計的完整Cadence解決方案已經被UPEK所使用，幫助其獲得一次性芯片成功以及從領先的指紋安全IC到可預測性地實現量產。

“通過采用這些來自Cadence的完整解決方案，我們能夠實現無縫的設計流程，”UPEK新加坡設計中心主管Keng-Sonn Yap說。“Cadence工具間進行集成的簡易性讓我們能夠縮短上市時間，加快消費產品與工業產品的充滿挑戰性的芯片設計。這次整合還讓我們能夠將資源集中到基于硅片的技術與應用創新，并提高工程的總體效率。”

“在亞太和其他地區，企業需要改善其整個設計方法學，通過在設計環境中提高可預測性、穩定性和可靠性，以降低風險，并及時投放市場，”Cadence公司亞太區總裁兼公司副總裁Lung Chu說。“我們已經在涵蓋從架構層面到實現與簽收的芯片、封裝與電路板設計等技術集成方面投入了大量成本，這些都讓我們的客戶能夠實現可預測的以及高效率的市場投放。”

Encounter Digital Implementation 系統擴充了設計師信賴的經過生產驗證的Encounter技術，改良且重新定義了數字設計與實現。它為扁平式和層級式數字設計提供了一種集中的、高性能的高級設計閉合與簽收解決方案，同時也解決了低功耗、混合信號和高級節點實現的最新需要。同理，Cadence Virtuoso定制設計技術讓很多定制IC設計方面的常規任務可以自動進行，讓工程師能夠專注于其設計的差別化。