低壓超級接面結構優化MOSFET性能

　　QOSS=5.45×COSS(Vm)×(Vm+0.7)1/2¨¨(公式2)

　　最終的目標是確保MOSFET不會因為電容性電流流過閘漏電容(CGD)而導致寄生性導通，當快速VDS瞬變電流產生時，CGD會向CGS電容器充電，致使其電壓超過閾值。閘極回跳比率(Gate-bounce Ratio, GBr)即用于此目標;其本質在于，當漏極電壓升至輸入電壓電平時，如果所有流經CGD電容器的電容性電流都流入MOSFET的CGS，這時，CGS電容器的電壓仍必須低于電壓閾值。此一比例可利用QGD1和QGS1的值從閘極電荷曲線中輕易取得，其中，QGD1是VDS=VIN(CGD徹底充電)和VDS=VGS(CGD已放電)之間的QGD部分，QGS1為VGS=0至電壓閾值之間的QGS部分。

　　對于控制FET方面而言，由于現代功率MOSFET的高增益特性，其電流升降時間由電路和源極電感決定，因此其余能耗則由電壓升降時間決定，而這些時間則取決于QGD FOM。因此，單獨為控制FET定義一個FOM組合并無實際益處。雖然CWS FOM可達成最佳化以應用于同步FET，也可用于判定COSS、CGD和CGS之間由于裝置結構所產生的不利影響，但是要注意的是，由于現代元件的QGD相當低，因此，QGD不再是控制FET中功耗的主要因素。另外，由于控制FET的體積相對較小，基本上面積限制晶片尺寸的問題已不復存在，因此，采用面積受到限制的FOM亦無法增加優勢。

　　功率MOSFET結構各有優劣

　　圖1標示出目前常用的多種功率MOSFET元件結構。圖1a中所示的高密度溝槽結構采用較低的Sp.RDS(on)，但QG和QGD較高，因為此兩個參數與單元密度成正比。此種結構通常用于開關損耗較無重要性的應用中(如電池保護)。可透過加大單元間距、于溝槽底部加上厚氧化膜以改善此結構的開關性能。

　　圖1 功率MOSFET結構

　　因單元間距加大而導致的Sp.RDS(on)上升的問題，可針對MOSFET漂移區進行設計處理以解決，如圖1b所示的場平衡結構。目前最常采用的結構為分裂閘極(或電荷平衡)溝槽MOSFET，如圖1c所示。此種結構閘極的正下方采用一個連接源極的遮罩電極，既可降低QGD，且透過應用降低表面電場(RESURF)原理，漂移區的電阻降至最低。當然，此結構也有其缺點，其需要較高的單元密度(因此閘極電容較高)以獲得RESURF狀態;另外，采用連接源極的遮罩電極將產生額外的QG和QOSS，并增加制程的復雜程度。

　　相反地，和溝槽結構相比，橫向MOSFET結構(圖1d)由于可采用RESURF技術且毋須增加單元密度，因此，可達成出色的QG和QGD FOM。但由于橫向結構須要將漂移區納入單元間距中，因此，可達成的單元密度較低，導致Sp.RDS(on)較低，進而影響到在小面積封裝中為同步FET提供所需低RDS(on)的能力。

　　為了克服現有功率MOSFET結構的缺點，目前已經開發出一種采用超級接面概念的新型結構。低壓超級接面MOSFET元件的結構如圖2所示，此結構采用N-type和P-type矽區域交替形成一個多重RESURF結構，換言之，相當于將橫向MOSFET結構先平行放置后，再垂直擺放，進而獲得RESURF結構。這種結構克服橫向結構的單元間距限制，同時，在漂移區內達成RESURF無需如同以往分裂閘結構必須依賴增加單元密度，和在每個溝槽閘下方增加CDS和CGD電容器。完成真正為DC-DC轉換量身打造的元件結構。

　　圖2 低壓超級接面結構

　　橫向/分裂閘/超級接面FOM比較

　　采用QOSS與QG加權組合作為性能指標的優點如圖3所示，其中QG、QOSS及其組合分別針對三個不同的30伏特功率MOSFET結構產生RDS(on)函數。趨勢線的斜率反映不同的FOM。請注意：由于數據來自于資料手冊，因此數值包含封裝電阻。由圖3可知，相較于超級接面和分裂閘溝槽技術，橫向技術的QG更佳。由于超級接面結構在元件閘極和連接源極的漏極遮罩電極間增加了CGS，因此QG值低于分裂閘技術。

　　圖3 針對橫向/分裂閘/超級接面30V功率MOSEFT結構的QG、QOSS和QG與QOSS加權組合(CWS FOM)的比較。

　　相較于采用表面漏極觸點的橫向元件而言，橫向結構的基板與漏極連接，并在元件主體和基板間增加CDS元件，可產生較高的QOSS結構。分裂閘結構的QOSS值亦較高，因為其依賴漏源極電容的產生以遮罩閘極電極，達到低QGD和RDS(on)。而超級接面結構毋須增加額外的CDS元件，因此可達成三種結構中最低的QOSS值。

　　選擇功率MOSFET結構的重要因素，在于考量該結構是否有助于提高元件性能。若選用橫向或分裂閘結構，須考慮在低側元件應用中，是否值得為獲得低QGD和QG而犧牲QOSS性能。這些達成最佳化的結果如圖3下半部分所示，QOSS和QG使用5伏特閘極驅動電壓和12伏特轉換電壓進行組合。顯然對于同步FET而言，超級接面結構因其固有的低QOSS而具備最佳的綜合性能。此結果表明，僅藉由達成最佳化已不足以獲得最低QG和QGD FOM。這種情況更足以證明，溝槽結構中閘極電荷已降至相當低，QG不再扮演低側元件開關損耗的主要因素。