為DDR-SDRAM度身定造高效功率管理芯片

引言
ddr-sdram，即雙數據速率同步dram，簡稱ddr。ddr因其更為卓越的性能 (起初的數據速率為266mbps，后來提升至400mbps，而一般sdram只有133mbps)、更低的功耗以及更具競爭力的價格，已經在桌面和便攜式應用中頗為流行。最近推出的第二代ddr或稱ddr2 (jesd79-2a)，數據速率從400mbps提升到了667mbps。因此與之前的sdram技術相比，ddr存儲器需要更加復雜和新穎的功率管理結構。

ddr功率管理結構

圖1所示為第一代ddr存儲器的基本功率管理結構。在ddr存儲器中，輸出緩沖器是推挽式結構，而輸入接收器處于差分結構。這就需要參考偏置中點電壓vref以及能夠供應和吸收電流的電壓終端匹配。后一個特點 (供應和吸收電流) 是ddr vtt終端匹配與pc主板上其他終端匹配的不同之處。值得注意的是，前端系統總線 (fsb) 的終端匹配將cpu連接至存儲器信道中心 (mch)，由于只是正極信號的終端匹配，該終端只需要電流吸收功能。因此，這種終端匹配不適用于ddr vtt終結結構，需要新型的功率管理設計。

第一代ddr存儲器的邏輯門供電電壓是2.5v。在芯片組的輸出緩沖器和存儲器模塊上相應的輸入接收器之間，通常有一條走線或小分支，需要利用圖1所示的電阻rt和rs進行適當的終端匹配。將包括輸出緩沖器在內的所有阻抗都計算在內的話，每個終結的走線可以吸收或供應電流 16.2ma。如果系統接收器和發射器之間的走線比較長，可能兩端都需要終端匹配，這樣便需要雙倍的電流。

ddr邏輯所需的2.5v vddq有 200mv的容差。為了維持噪聲性能，ddr終結電壓vtt必須能夠跟蹤vddq。vtt必須等于vddq / 2或約為1.25v，精度要求為 3%。最后，參考電壓vref必須在vtt 和 vtt+40mv的范圍。電壓能夠跟蹤，加上vtt必須同時具有電流供應和吸收能力，對ddr存儲器功率管理來說是個獨特的挑戰。

-vtt 終端匹配

假設128mb存儲器系統的結構如下：

128位寬總線；

8個數據閘門；

8個掩碼位；

8個vcc位；

40個地址線 (2組20個地址線)。

共192線， 每條線路消耗的電流為16.2ma，最大電流消耗為：
192 16.2ma = 3.11a（峰值）-vddq供

vtt吸收電流時，vddq提供電流。vddq電流是單極的，最大值等于vtt的最大電流，即3.11a。

平均功耗

一個128mb存儲器系統一般由8x128mb器件組成，其平均功耗為990mw，不包括vtt終結功率。來自vddq的平均電流iddq為：

128mb ddr存儲器功率管理系統設計的主要靜態參數總結如下：

vddq = 2.5v, iddq =0.396a 平均值, 3.11a 峰值 (供應)

vtt = vddq /2=1.25v, itt = 0.528a 平均值, 3.11a 峰值 (供應和吸收)

vref = vddq /2=1.25v, iref = 5ma。

當然，如果利用vddq為終端匹配之外的其他負載供電，其容量必須相應提高。

瞬態工作模式

ddr存儲器的指導文檔jedec jesd79和jesd 8-9規定vtt電壓必須等于vddq電壓的一半，容差為 3%。該容差應包括由線轉換所引起的總線負載瞬態值。然而，這沒有提及兩個評估供電電壓vtt的電容要求所需的規格：jedec規范沒有說明vtt跟隨vddq需要多大的帶寬，也沒有規定vtt的最大負載瞬態值。

實際上，該規范的目的是實現最大的抗噪性能。因此，盡管沒有硬性規定vtt在任何時候都必須等于vddq的一半，但是所用的帶寬越大，系統就越穩定。出于這個原因，有必要采用寬帶開關轉換器來生成vtt。

對于vtt負載瞬態值，電流可以從 +3.11a下降到 -3.11a，從供應電流轉向吸收電流。這種以40mv為門限的6.22a電流下降需要esr僅7m 的輸出電容。然而，有兩個設計考慮緩和了這一要求。第一是實際ddr存儲器所吸收的電流并沒有到達3.11a，測量結果表明典型電流在0.5～1a的范圍內。第二，吸收和供應電流之間的轉換很快，甚至連轉換器都覺察不到。從正向最大電流轉向反向最大電流要求總線所有的1狀態轉換到0狀態，然后保持在那一狀態，時間至少等于轉換器帶寬的反相時間。由于這個時間在10微秒數量級，加上總線運行速率為100mhz，因此要在全部0狀態保持1000個周期！事實上，vtt的輸出電容只需要達到40m 。

待機工作模式

ddr存儲器可支持待機工作模式。在這種模式下，存儲器仍保留其內容，但不能被主動尋址。例如，在筆記本電腦待機時，存儲器芯片不與外界通信，因此可關閉vtt總線電源以節省電能。當然，vddq必須保持上電狀態以便存儲器保存其內容。

線性方式與開關方式

前面已提及，ddr系統的平均功耗為：

p_{ddq}=990mw

p_{tt}=660mw

總量為：

p_{totddr}=990mw + 660mw = 1650mw

而同類sram系統的消耗為2040mw。

如果采用線性調壓器來終結vtt，那么ptt功率效率為50％，這是根據vout/vin = vtt /vddq = 0.5來確定的。這意味著vtt調壓器要消耗額外的660mw功率，使得總平均功耗上升至1650mw + 660mw = 2310mw。這一數字比sdram的功耗還高，因而也就抹殺了ddr存儲器低功耗的優點。
就pddq而言，大部分功耗優勢來自2.5v的vddq，傳統sdram的電壓為3.3v。然而，一般的pc機箱所提供的電壓為3.3v，而2.5v電壓需要通過主板提供。除非有一個有效的調壓方案來生成vddq，否則將再一次失去功耗優勢。因此，應采用開關調壓方式來處理ddr存儲器的pddq和ptt功率。

第二代ddr (ddr2)

對于ddr2，vddq從2.5v下降到1.8v，而vtt從1.25v下降到0.9v，其吸收/供應電流能力為 13.4ma。因此，ddr2的功耗要比第一代ddr小得多，例如，ddr2-533的功耗只是ddr-400的一半。前面提及的所有ddr靜態和動態情況都適用于ddr2。ddr2的終結方案與圖1中的ddr方案稍有不同，因其終結電阻在芯片內，而不是在主板上。盡管如此，ddr2仍然需要一個外部vtt終結電壓。鑒于ddr2的功耗較低，因此可以使用vtt線性調壓器，特別是在簡單性和成本考慮比功耗更重要的情況下。

專為ddr和ddr2存儲器而設的fan5236

目前市場可供選擇的ddr功率ic很多。例如，飛兆半導體的fan5236就是專為ddr存儲器系統設計的完整功率芯片。它在單個芯片內集成了vddq開關控制器、vtt開關控制器及vref線性緩沖器。vddq開關控制器可工作于5~24v范圍內的任何電壓。而vtt開關則不同，其輸入是vddq，而且與vddq同步切換。這兩種開關的電壓輸出范圍都介于0.9～5.5v。由于總線由vddq的2.5v (ddr) 或1.8v (ddr2) 驅動，并為vtt 的1.25v (ddr) 或0.9v (ddr2) 所終結，功率在某種程度上在vtt 和vddq之間流通。從vddq獲取vtt 可以減少總流通功率，因而減少流通功耗。vtt開關也可以被關閉進入待機狀態。圖2為fan5236的一個典型應用，表1則列出一個4a連續、6a峰值vddq應用的相關材料清單 (bom)。該電路很容易針對ddr2應用，將vddq調整為1.8v (通過分壓電阻r5/r6)，將vtt調整為0.9v。

正如多年來的一貫趨勢，用戶需要更大的存儲容量來運行更大的軟件。如某些服務器板等系統在設計時已帶有大容量ddr，有些容量甚至達到16gb。要給這種系統供電，僅降低ddr的功耗是不夠的，因此需要轉向新的ddr2存儲器技術。雖然ddr2的發展還處于起步階段，但業界已經開始討論下一代pc存儲技術ddr3了，不過預計ddr3在2007年或之后才可進入市場。