時域時鐘抖動分析(上)

要確定正確的限制，您必須記住采樣過程中非常重要的事情是：來自其他尼奎斯特區域的時鐘信號偽帶內噪聲和雜散，正如其出現在輸入信號時表現的那樣。因此，如果時鐘輸入的相位噪聲不受頻帶限制，同時沒有高頻規律性衰減，則整合上限由變壓器(如果使用的話)帶寬和 ADC 自身的時鐘輸入設定。一些情況下，時鐘輸入帶寬可以非常大;例如，ADS54RF63 具有 ~2 GHz 的時鐘輸入帶寬，旨在允許高時鐘轉換速率的高階諧波。

　　若想要驗證時鐘相位噪聲是否需要整合至時鐘輸入帶寬，則需建立另一個實驗。ADS54RF63 再次工作在 122.88 MSPS，其輸入信號為 1GHz，以確保 SNR 抖動得到控制。我們利用一個 RF 放大器，生成 50MHz 到 1GHz 的寬帶白噪聲，并將其添加至采樣時鐘，如圖 9 所示。之后，我們使用幾個不同低通濾波器 (LPF) 來限制添加至時鐘信號的噪聲量。

　　ADS54RF63 的時鐘輸入帶寬為 ~2 GHz，但由于 RF 放大器和變壓器都具有 ~1 GHz 的 3-dB帶寬，因此有效 3-dB 時鐘輸入帶寬被降低至 ~500 MHz。“表 2”所示測得 SNR 結果證實，就本裝置而言，實際時鐘輸入帶寬約為 500MHz。圖 10 所示 FFT 對比圖進一步證實了 RF 放大器的寬帶噪聲限制了噪聲層，并降低了 SNR。

　　該實驗表明，時鐘相位噪聲必需非常低或者帶寬有限，較為理想的情況是通過一個很窄的帶通濾波器。否則，由系統時鐘帶寬設定的整合上限會極大降低 ADC 的 SNR。

　　結論

　　本文介紹了如何準確地估算采樣時鐘抖動，以及如何計算正確的上下整合邊界。“第 2 部分”將會介紹如何使用這種估算方法來推導 ADC 的 SNR，以及所得結果與實際測量結果的對比情況。