平衡芯片互連優化步驟方法

在向先進工藝技術發展的過程中，半導體公司除需滿足不斷增長的制造要求之外，還要面對日益增長的實現芯片設計一次性成功的壓力。晶圓廠期待設計符合那些面向先進工藝節點的可制造性設計（DFM）和良率導向設計（DFY）的日益復雜的規則和建議。就設計師而言，他們希望最大限度地縮小保護頻帶（guardbanding），同時實現最優性能。

　　制造復雜性的提高給生成過孔、處理緊密排布的走線以及控制更嚴重的納米幾何規格效應帶來了更大的難題。由于這些越來越艱巨的互連設計挑戰，對于先進的工藝節點，半導體公司得到的良率一般在40%～70%之間，這樣，僅良率損失一項就達數百萬美元。對IC設計團隊而言，這些更高的要求使之呼吁一種更加協作的方法。的確，設計和制造可以同時從最新的“DFx”（DFM、DFY和可靠性設計）優化方法中實現互利雙贏。

　　這種平衡的互連優化方法在傳統布局和布線流程之后進行，可以在滿足電氣約束規則和制造規則的同時，提高良率、可制造性，并改善設計過程中的時序收斂問題。

　　目前可獲得的最佳DFx流程結合了當今綜合、布局和布線解決方案中有DFM意識的特性與后布線（前GDS）互連優化步驟。

　　應該

　　確保整合進設計意圖（如關鍵的節點信息），以避免在增強DFx之后出現信號完整性（SI）和時序問題。特別要注意：通過鎖定關鍵節點并圍繞它們建立起一個保護圈，來保護它們。這個保護圈可以表示為同一層或整個層堆疊設定的保護性“禁止入內”的間距值。

　　在增強DFx期間執行電氣認知/修正分析，以確保不違反時序和信號完整性原則。這種方法可以在DFx優化后實現收斂，并確保在流程的早期實現設計的保護頻帶不過寬。

　　合理安排DFx增強順序。合理地安排順序將有助于產生最佳效果，因為每一步都會為下一步打下基礎。例如，從時序/信號完整性和DRC干凈塊開始，然后應用過孔減少技巧，接著進行布線擴展（wire spreading）、冗余過孔插入和閉合增強。

　　像對待時序收斂一樣對待DFx收斂。建議在設計周期的早期對每一個電路執行這一原則。如果可能的話，將DFx增加到整個流程中。單元良率問題可以在綜合和布局流程的早期得到解決。在布線時，可以使互連更加便于光刻、OPC和DFx。最后，利用基于空間的建模等先進方法，對布線數據進行進一步的DFx和光刻增強。

　　采用下一代方法，如不受網格限制的基于空間的工具，來進行最佳的DFx增強。

　　圖：IC設計流程能夠平衡性能與良率，芯片優化要在設計與制造環節之間進行。

　　不應該

　　低估互連優化的重要性。除減小保護頻帶以及提高芯片性能之外，互連優化還可以加快量產速度，甚至可將良率提高6%，從而帶來可量化的收益。良率每提高1%，就可節省幾百萬美元，并且更高的量產速度可顯著影響收益。

　　在評測改進效果時，眼光狹隘失之片面。例如，如果過孔是可靠性和可制造性問題的根源，則不要只盯著那些 double-cut過孔，要逐個檢查所有受保護和不受保護的過孔。受保護的過孔被定義為冗余過孔或者閉合嚴密的過孔。應將原始設計中所有受保護和不受保護的過孔與經過優化的設計中所有受保護和不受保護的過孔進行比較。