將數據轉換器IP集成到系統芯片簡化設計技術（一）

　　系統芯片其他邏輯塊產生的過大噪聲會進入數據轉換器繼而影響其性能。為確保數據轉換器與其他邏輯塊很好地隔離，物理集成過程的第一步是在系統芯片中合理確定數據轉換器的位置。

　　技術1：在活躍邏輯（攻擊者）和模擬模塊（受害者）之間保持一定距離

　　對于普通的模擬-數字轉換器，采用這一技術可按照圖3中的四個步驟進行操作：

　　1. 將數據轉換器（如模擬-數字轉換器）遠離數字開關電路；

　　2. 數據轉換器數字接口朝向芯片噪聲較大區域，而模擬接口朝向芯片較安靜區域；

　　3. 將時鐘源（如鎖相環）盡可能靠近數據轉換器；

　　4. 如果數據轉換器臨近區域有數字開關走線或邏輯塊，請設立一個禁入區域

　　（即沒有金屬、晶體管或有源區的區域），以便將數據轉換器與邏輯塊或布線隔離開。

　　技術2：數據轉換器靠近模擬I/O焊盤

　　進入模擬-數字轉換器輸入的任何噪聲或不需要的信號將被轉換器視為“真”信號，繼而出現在數字輸出中。模擬-數字轉換器能夠區分的最小電壓（用最低有效位（LSB）表示）決定數據轉換器的準確度，也是模擬-數字轉換器最大擺幅（FS）及其分辨率（N）的函數（如以下方程所示）。以0.5V峰-峰最大輸入擺幅的12位單端模擬-數字轉換器為例，最低有效位范圍很小，僅為 122.1μV。

　　LSB = FS/2N

　　在如此高的準確度要求下，如果轉換的數字信號（攻擊者）電容耦合（串擾）到模擬-數字轉換器輸入（受害者），數字輸出信號中耦合的攻擊信號的頻譜含量可能會超出模擬-數字轉換器的噪聲本底值，從而影響系統性能（頻譜純度）。

　　同樣，串擾數字-模擬轉換器輸出對系統性能產生相似的影響，即轉換的數字信號電容耦合到數字-模擬轉換器輸出可以生成超出數字-模擬轉換器噪聲本底值的頻譜含量。

　　采用差分輸入的模擬-數字轉換器，或是采用差分輸出的數字-模擬轉換器，都具有較強的抗共模噪聲干擾能力，因為攻擊者均衡地耦合到正負差分信號。為充分利用這種高抗噪聲干擾能力，使用這些數據轉換器應同時采用正確屏蔽和外部信號布線等設計技術。