將數(shù)據(jù)轉(zhuǎn)換器IP集成到系統(tǒng)芯片簡(jiǎn)化設(shè)計(jì)技術(shù)（二）

　　△盡量使用多個(gè)金屬層走線

　　△使用大量過孔進(jìn)行連接

　　數(shù)字輸出/輸入布線還要求認(rèn)真仔細(xì)地部署。但是，由于布線是在自動(dòng)數(shù)字集成流程中處理，它們的部署自然需要遵循相應(yīng)的技術(shù)，因此不在本文討論之列。

　　3. 保持低時(shí)鐘抖動(dòng)

　　基于數(shù)據(jù)轉(zhuǎn)換器的系統(tǒng)性能，如通訊接口，取決于采樣時(shí)鐘的質(zhì)量。模擬-數(shù)字轉(zhuǎn)換器信號(hào)采樣瞬間的不確定性增加了轉(zhuǎn)換噪聲，因而降低了轉(zhuǎn)換器性能。采樣瞬間的不確定性稱為“抖動(dòng)”。時(shí)鐘抖動(dòng)（σtclk）決定了數(shù)據(jù)轉(zhuǎn)換器可達(dá)到的最大理論SNR（信噪比）值。圖7顯示信噪比是采樣時(shí)鐘抖動(dòng)的一個(gè)函數(shù)，將信噪比、時(shí)鐘抖動(dòng)和信號(hào)頻率（Fin）關(guān)聯(lián)起來。以模擬-數(shù)字轉(zhuǎn)換器固有的65dB信噪比（SNRADC）為例。

　　從圖7可以看出，采樣時(shí)鐘抖動(dòng)對(duì)轉(zhuǎn)換性能（信噪比）的影響與系統(tǒng)處理低頻率信號(hào)無關(guān)。但是，采樣時(shí)鐘抖動(dòng)的影響隨著所處理信號(hào)的頻率增強(qiáng)而增加

　　因此，系統(tǒng)芯片設(shè)計(jì)師在設(shè)計(jì)中必須考慮到這種影響，可以采用以下技術(shù)保證采樣時(shí)鐘質(zhì)量：

　　技術(shù)7：將時(shí)鐘源靠近數(shù)據(jù)轉(zhuǎn)換器

　　將鎖相環(huán)靠近數(shù)據(jù)轉(zhuǎn)換器，可降低外部信號(hào)耦合到時(shí)鐘線并造成時(shí)鐘抖動(dòng)的可能性。

　　技術(shù)8：檢查時(shí)鐘沿速率

　　對(duì)于時(shí)鐘路徑上的任何電路而言，應(yīng)保證有足夠的驅(qū)動(dòng)強(qiáng)度限制時(shí)鐘的轉(zhuǎn)換速率。時(shí)鐘沿轉(zhuǎn)換時(shí)間長(zhǎng)會(huì)增加噪聲敏感性，因而增加抖動(dòng)（如圖8所示）。根據(jù)經(jīng)驗(yàn)，~100ps的轉(zhuǎn)換時(shí)間是適當(dāng)?shù)摹?/P>