OTN幀頭定位電路優(yōu)化研究

　　OTUk幀結(jié)構(gòu)是以字節(jié)為定位基準(zhǔn)的。但是在Serdes將串行數(shù)據(jù)轉(zhuǎn)換為64bit并行數(shù)據(jù)后，只是將64個(gè)bit隨機(jī)的放在一起，并不是按字節(jié)對(duì)齊的，所以在Serdes電路后邊，緊跟著的是一個(gè)將64bit隨機(jī)排列的數(shù)據(jù)按字節(jié)對(duì)齊的方式重新處理的電路。

　　傳統(tǒng)的幀定位方法

　　在Serdes后邊的并行數(shù)據(jù)側(cè)，48bit的FAS信號(hào)，可能處于一個(gè)時(shí)鐘周期的64個(gè)bit內(nèi)，也可能處于兩個(gè)連續(xù)的64個(gè)bit數(shù)據(jù)中，所以需要在連續(xù)的兩個(gè)64個(gè)bit內(nèi)，查找FAS信號(hào)。然后在這128個(gè)bit內(nèi)，使用64個(gè)48bit的比較器來(lái)和FAS信號(hào)進(jìn)行比較。如圖3所示。

　　在電路處理時(shí)，首先把第一個(gè)時(shí)鐘周期的64bit數(shù)據(jù)緩存，再與下一個(gè)周期的64bit組合成為圖3中的128bit數(shù)據(jù)。在此128bit數(shù)據(jù)中，需要64個(gè)48bit的比較器，第一個(gè)比較器比較第1bit到第48bit的數(shù)據(jù)是否和FAS相同，第二個(gè)比較器比較第2bit到第49bit的數(shù)據(jù)是否和FAS相同，依此類(lèi)推，第64個(gè)比較器比較第64bit到第112bit的數(shù)據(jù)是否和FAS相同。在下一個(gè)時(shí)鐘周期時(shí)，上述128bit的第65到128bit移動(dòng)到圖3的第1到第64bit，重復(fù)上述過(guò)程。

　　在上述比較過(guò)程中，當(dāng)某個(gè)比較器的輸入數(shù)據(jù)和FAS相同時(shí)，給出指示信號(hào)。后續(xù)電路以輸出指示信號(hào)的比較器的第一個(gè)bit，作為整個(gè)輸出64bit的第1個(gè)bit，將上述輸入的128bit數(shù)據(jù)重新排列，送往下級(jí)電路。到此，整個(gè)幀定位電路的工作完成了。

　　從上述描述中，可以看到，傳統(tǒng)的幀定位電路，需要64個(gè)48bit的比較器同時(shí)工作，電路的規(guī)模大，功耗大。所以，需要對(duì)上述傳統(tǒng)幀定位電路進(jìn)行優(yōu)化，以降低電路規(guī)模，減小電路功耗，提高電路工作速率。

　　優(yōu)化的幀定位方法

　　尋找FAS的過(guò)程，其實(shí)就是在并行的128bit數(shù)據(jù)中尋找0xF6F6F6282828的過(guò)程，對(duì)幀定位過(guò)程進(jìn)行優(yōu)化，可以考慮對(duì)48位的比較器進(jìn)行優(yōu)化。

　　本文提出了一種優(yōu)化的幀定位處理方法，原理框圖如圖4所示。

　　首先，輸入進(jìn)來(lái)的64bit先延時(shí)一拍，再和下一周期來(lái)的數(shù)據(jù)組合起來(lái)，成為128bit數(shù)據(jù)。在此128bit數(shù)據(jù)中，使用64個(gè)24位比較器，每個(gè)比較器和0xF6F6F6進(jìn)行比較。第1個(gè)比較器接128bit數(shù)據(jù)的第1到第24位，第2個(gè)比較器接第2位到第25位……，第64個(gè)比較器接第64位到87位。當(dāng)其中任何一個(gè)比較器找到0xF6F6F6時(shí)，給出指示信號(hào)，后邊的數(shù)據(jù)重排電路，根據(jù)給出指示信號(hào)的比較器的位置，對(duì)數(shù)據(jù)進(jìn)行重新排列，將此比較器輸入的第1bit作為整個(gè)輸出數(shù)據(jù)的第1bit，依次排列64bit數(shù)據(jù)進(jìn)行輸出。

　　在數(shù)據(jù)重排電路輸出的64bit數(shù)據(jù)后，需要再連接一個(gè)24bit的比較器，這個(gè)比較器，對(duì)重新排列后的數(shù)據(jù)的第25到48bit進(jìn)行比較，看數(shù)據(jù)是否為0x282828。當(dāng)前面的比較器和后一個(gè)比較器同時(shí)給出指示信號(hào)時(shí)，即表示同時(shí)找到了0xF6F6F6和0x282828，并且這兩個(gè)數(shù)據(jù)是相連接的。即找出了FAS信號(hào)，此時(shí)給出幀頭指示信號(hào)。

　　仿真驗(yàn)證

　　對(duì)以上描述的過(guò)程使用Modelsim進(jìn)行仿真，仿真圖如圖5所示。

　　從圖5可以看出，在輸入數(shù)據(jù)DataIn中含有FAS信號(hào)時(shí)，24bit比較器給出了指示信號(hào)SelBus，SelBus由原來(lái)的全0變化為其中一個(gè)bit變?yōu)?，此時(shí)數(shù)據(jù)重排電路已開(kāi)始工作，將輸出的數(shù)據(jù)按SelBus指示信號(hào)進(jìn)行輸出重排，并且在重排后，對(duì)數(shù)據(jù)排列的順序進(jìn)行鎖定。在下一個(gè)時(shí)鐘周期中，后續(xù)的比較器對(duì)重排的數(shù)據(jù)的第25bit開(kāi)始進(jìn)行比較，比較正確后，輸出了FAS指示信號(hào)

　　結(jié)束語(yǔ)

　　隨著通信技術(shù)的發(fā)展，數(shù)據(jù)傳輸?shù)乃俾试絹?lái)越高，電路規(guī)模越來(lái)越大。而大規(guī)模的電路要同時(shí)進(jìn)行高速運(yùn)行時(shí)，無(wú)論對(duì)于FPGA還是ASIC，都是巨大的挑戰(zhàn)，有時(shí)甚至不能成功，所以就需要對(duì)電路的規(guī)模進(jìn)行優(yōu)化以降低電路規(guī)模。本文提出的幀定位電路，對(duì)原有的幀定位電路有很大的優(yōu)化。

　　參考文獻(xiàn)：
　　[1] ITU-T. G.709/Y.1331. Interfaces for the Optical Transport Network[S].2012
　　[2] 呂瑾,徐東明,張?jiān)栖?SDH傳輸系統(tǒng)中幀定位電路設(shè)計(jì)[J].中國(guó)集成電路,2010,(10)
　　[3] 孟李林.用流水線技術(shù)實(shí)現(xiàn)STM-16幀定位電路設(shè)計(jì)[J].光通信研究,2008,(1)
　　[4] 孟李林,蔣林等.SDH幀頭檢測(cè)及數(shù)據(jù)重排電路[P].2005