Arteris欒淏：可配置高性能互連架構加速基于RISC-V的AI/ML與ADAS SoC

7月18日，第五屆RISC-V中國峰會在上海進入分論壇環節。作為未來電子產業最龐大的應用范疇之一，人工智能是不可回避的話題。人工智能的飛速發展，正以年均超過100%的算力需求增長驅動底層架構的革新，“開放、靈活、可定制”的RISC-V已成為構建自主AI算力基石的戰略支點。人工智能分論壇邀請各方企業探討RISC-V架構如何利用其開源、開放、可擴展的特性，實現AI計算架構的革新，以及RISC-V架構在AI軟硬件的最新進展和應用落地情況。 

Arteris首席架構師欒淏詳細介紹了該公司在可配置高性能互連架構加速基于RISC-V的AI/ML與ADAS SoC方面的進展情況。欒淏認為，架構和解決方案可以加速基于RISC-V的AI和ADAS應用，不過這增加了常規SoC的復雜性和尺寸，帶來了下一個層次的挑戰。對于互聯網欒淏列舉了一些挑戰，比如：我們需要真正拓寬總線以進行通信、計算和內存。你看到建筑物的電線，我們看到越來越多的異構和同構關聯，在這些關聯中你必須支持規則和不規則的拓撲結構。基于一個典型的SoC平面圖可以看到，在常規SoC上，你可以看到、2030年我們至少會有5次技術革新，包括寄存器，硅面積的15%到30%。為了解決這些關鍵問題，幫助集成復雜的IPS，Arteris可以在您進行區域優化的同時進行能優化和性能擴展。

    SoC面臨著傳輸大量數據的需求，設計者也需要這樣做。最大限度地提高吞吐量，同時我們需要通過關閉將計算帶入內存來減少移動數據所花費的能量。當然，與此同時還需要處理所有RISC-V進程的同構問題，或者可以是與ARM和其他硬件加速器的混合使用。最后但并非最不重要的一點是我們確實看到該行業開始向多芯片和小芯片發展，RISC-V的部署，從開始以互連為例，從ACE作為總線協議開始。這里Arteris為異構集成提供的非常獨特的東西，大多數是硬件加速器集成，這樣我們就可以將數據從加速器帶到相干域。

  為了集成不同的計算元素需求，通過利用小芯片可以提高產量，大大降低了整體成本。欒淏認為最重要的部分是真的允許用戶輕松地靈活控制開發周期，以及便捷地從不同的供應商那里挑選不同的IP，并專注于自己的領域，以實現自己產品的差異化。當然，異質性確實意味著其他方面的挑戰。另一個方面是整合來自不同技術節點的不同模型，這也大大縮短了你上市的時間窗口，降低整體開發成本。另一個好消息是今年下半年Arteris將發布我們的多連貫的解決方案，當然在前進的過程中Arteris希望適應行業標準、并實現開放、可互操作的機會。

    談到ADAS和汽車領域，欒淏強調ADAS和汽車市場非常關注實時性，除此之外，安全也是非常關鍵的要素。Arteris有很多工具和機制可供選擇，真正幫助客戶從ASLA到SLD都能支持和獲得認證。欒淏認為在集成和自動化平臺，IPS真正實現了從IP庫到物理設計和SoC的平滑流程，因為真正的權威不是單一的EDA公司或系統IP提供商，而是要將小型生態系統整合在一起，整合各方資源打造最適合用戶需求的方案。