合見工軟發布先進工藝多協議兼容、集成化傳輸接口SerDes IP解決方案

中國數字EDA/IP龍頭企業上海合見工業軟件集團有限公司（簡稱“合見工軟”）近日發布國產自主研發支持多協議的32G SerDes PHY 解決方案UniVista 32G Multi-Protocol SerDes IP (簡稱UniVista 32G MPS IP)。該多協議PHY產品可支持PCIe5、USB4、以太網、SRIO、JESD204C等多種主流和專用協議，并支持多家先進工藝，成功應用在高性能計算、人工智能AI、數據中心等復雜網絡領域IC企業芯片中部署。

隨著全球數據量呈指數級增長，這場由數據驅動的智能革命，引發了針對算力、架構、網絡基礎設施等核心技術的根本性重構。芯片底層互聯技術也因此在快速創新，SerDes技術作為數字世界的“數據大動脈”正在經歷前所未有的變革。數據洪流直接推動了SerDes技術從速率、架構到應用場景的全面升級，以滿足高性能、高穩定性、低能耗和靈活配置的高速數據傳輸需求。

UniVista 32G MPS IP由硬化模塊（PMA/SerDes）和RTL模塊（Raw PCS）組成，支持高達32 Gbps的數據傳輸速率（例如PCIe Gen5速率下32.0GT/s），全面支持 PCIe Gen1-5、USB4、以太網（25GKR、10GKR）、SRIO、JESD204C等多種主流和專用協議。其SerDes接口更提供多種數據位寬選項，具備獨立的發送和接收同步時鐘，并包含訓練功能。UniVista MPS IP可充分滿足數據中心、高性能計算、網絡設備等應用領域對高速互連的嚴苛需求，經過嚴格驗證與深度評估，可在各種應用場景中均表現出優異的穩定性和可靠性。

UniVista 32G MPS IP具備以下核心優勢：

●   支持多種協議標準：PCIe Gen1/2/3/4/5、USB4、以太網（25GKR、10GKR）、SRIO、JESD204C。

●   靈活的配置架構：硬化模塊支持X1、X2、X4通道配置，支持差分傳輸，最高可達X16 PHY配置。

●   先進的均衡技術：自適應 Rx CTLE 和 DFE，以及帶有高分辨率的多抽頭 Tx 均衡器。

●   完善的測試功能：內置BIST（Build-In-Self-Test）、支持近端模擬環回、遠端數字/模擬環回，以及IEEE 1149.1和1149.6邊界掃描支持。

●   精細化低功耗設計：通過PLL控制、參考時鐘控制及嵌入式電源門控等技術，支持L1/L1.0/L1.1/L1.2/L2等多種低功耗狀態及L1子狀態精細管理，并符合PIPE v5.2接口規范。

合見工軟副總裁劉矛表示：“在數據量以指數級增長的時代，高性能計算、智算、數據中心等等應用都對芯片底層互聯與外部數據通信提出了更嚴苛的要求，高速串行通信SerDes作為互聯接口的核心技術，對國產高端數字芯片的自主可控需求至關重要。合見工軟UniVista 32G MPS IP解決方案，憑借高性能、高穩定性、低能耗和靈活配置，滿足高速數據傳輸需求，為客戶提供高可靠性的先進接口IP整體解決方案，經過實際驗證，可幫助客戶在面對新的接口實現應用時，大幅提高性能和改善能效，實現一次性流片成功，縮短產品的上市周期。合見工軟志在將真正自主可控的IP產品和EDA產品一起為客戶提供完整可靠的芯片設計方案。”

合見工軟自主知識產權的全國產IP解決方案是合見工軟更廣泛的EDA+IP產品戰略的重要組成，合見工軟的高速接口IP解決方案已實現了國產化技術突破，引領智算、HPC、通信、自動駕駛、工業物聯網等領域大算力芯片的性能突破及爆發式發展。

合見工軟目前可提供的廣泛IP解決方案包括：UniVista PCIe Gen5完整解決方案，以太網(Ethernet)、靈活以太網(FlexE)、Interlaken等多種高速互聯接口控制器，ETH-X傳輸層協議(PAXI)IP和VIP產品，智算網絡解決方案RDMA IP，Memory 接口HBM3/E、DDR5 、LPDDR5 IP，HiPi標準IP/VIP，針對先進封裝芯粒（Chiplet）集成的關鍵標準UCIe IP，并實現國產首個跨工藝節點的UCIe IP互連技術驗證，在采用臺積電N6和三星SF5工藝制造的UCIe測試芯片之間成功完成互操作性測試，實現D2D和C2C互連應用。