不改變工藝讓芯片面積減少 30%，三星組建團隊開發(fā) 4F2 DRAM

IT之家 5 月 26 日消息，根據韓媒 The Elec 報道，三星組建了一支專業(yè)的團隊，負責開發(fā) 4F2 DRAM 存儲單元結構。相比較現有的 6F2 級別，在不改變工藝節(jié)點的情況下，芯片面積最高可減少 30%。

4F Square 是一種單元結構技術，DRAM 行業(yè)早在 10 年前就嘗試商業(yè)化，但最后以失敗告終。

三星組建了專業(yè)的團隊，研發(fā) 4F2 結構。IT之家從韓媒報道中獲悉，晶體管根據電流流入和流出的方向，形成源極（S）、柵極（G）和漏極（D）整套系統。

在漏極（D）上方安裝一個存儲電荷的電容器，晶體管和水平排列的 WL 線和垂直排列的 BL 線接觸，其中 WL 連接到柵極（G），負責晶體管的開 / 關；而 BL 連接到源極（S），負責讀取和寫入數據。