新聞中心

        EEPW首頁 > EDA/PCB > 業界動態 > 新思科技IC Compiler II技術助力Graphcore一次性成功實現數百億門級AI處理器的硅晶設計

        新思科技IC Compiler II技術助力Graphcore一次性成功實現數百億門級AI處理器的硅晶設計

        作者: 時間:2020-11-19 來源:美通社 收藏

        要點: 

        本文引用地址:http://www.104case.com/article/202011/420506.htm
        • 作為Fusion Platform的一部分,憑借其行業領先的容量和吞吐量,加速實現了包含超過590億個晶體管的超大規模Colossus IPU

        • RTL-to-GDS流程中針對AI硬件設計的創新優化技術提供了同類最佳的性能、功率和區域(PPA)指標

        • 集成式黃金簽核技術帶來可預測且收斂的融合設計,同時實現零裕度流程

        (Synopsys, Inc., 納斯達克股票代碼:SNPS)近日宣布,其行業領先的IC Compiler? II布局布線解決方案成功協助實現第二代Colossus MK2 GC200智能處理單元(IPU)硅晶設計的一次性成功。該IPU該芯片設計包含594億個晶體管,并采用業界7nm先進工藝技術。利用新思科技IC Compiler II針對AI硬件設計的超高容量架構和創新技術,加速了其大規模AI處理器的實現。新思科技的RTL-to-GDS流程與最先進的功耗優化能力,以及PrimeTime?延遲計算器等嵌入式黃金簽核技術,為設計團隊提供了優越的PPA和最快的設計收斂時間。

        Graphcore硅業務副總裁Phil Horsfield表示:“新思科技的數字全流程解決方案以及包括Design Compiler?和IC Compiler II在內的業界一流RTL-to-GDS工具,提供了單一供應商所能提供的最全面設計平臺,這對我們按時流片最新的Colossus IPU的至關重要。與新思科技的長期合作使我們能夠利用IC Compiler II的最前沿技術,達成并超越先進AI處理器的性能與功率目標。我們相信,與新思科技在和Fusion Compiler?上的持續合作將讓我們不斷拓展機器智能計算的極限。”

        Graphcore推出的第二代Colossus GC200 IPU是一款精密芯片,集成了1472個獨立處理器核和超過900兆字節的片上存儲,為數據中心規模的AI應用提供卓越的并行處理能力。新思科技的IC Compiler II具備針對AI設計的多項功能,納入頂級互連規劃、邏輯重構、擁塞驅動的mux優化和全流程并發時鐘和數據優化,為復合AI加速芯片中典型的高度重復、基于MAC的拓撲,提供同類設計最佳PPA。此外,它還具有自適應抽象化和分布式實現的原生高容量數據模型,可以在快速周轉時間內高效地處理數十億個實例設計。IC Compiler II具有獨特的最終簽發引擎主干,提供最高的相關性和超高度收斂的設計,以進一步加快設計周轉時間。

        新思科技工程設計事業部副總裁Neeraj Kaul表示:“AI計算的設計復雜性極限不斷被突破,比如Graphcore最新推出的Colossus IPU成功利用了IC Compiler II中最新的AI優化技術,同時滿足了針對其最復雜芯片的設計目標,這加強了我們作為下一代AI設計首選布局布線工具的領先地位。”




        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 富阳市| 松桃| 高州市| 沂南县| 竹山县| 佳木斯市| 青浦区| 朝阳县| 鹤峰县| 泾川县| 盖州市| 金阳县| 通辽市| 满洲里市| 滁州市| 开封市| 拉萨市| 施甸县| 金塔县| 津市市| 潍坊市| 舟山市| 沈阳市| 平湖市| 乌鲁木齐县| 淅川县| 尉氏县| 房山区| 芦山县| 婺源县| 廊坊市| 陆河县| 兴隆县| 江油市| 普兰店市| 泸西县| 鄂托克前旗| 建瓯市| 祁阳县| 武功县| 香河县|