厚翼內(nèi)存測試電路開發(fā)環(huán)境BRAINS 協(xié)助打造AI芯片最佳利器

　　人工智能(Artificial Intelligence, AI))話題不斷在全球掀起討論，各種相關的應用與演算需求因大數(shù)據(jù)、機器學習與人工智能等對效能的要求也越來越高，連帶拉升了對記憶的需求。而AI相關的芯片設計，需要處理更多且更復雜的運算與大量資料的儲存需要更多、更大容量的靜態(tài)隨機存取內(nèi)存(SRAM，Static Random Access Memory)以便應付更復雜的運算與儲存更大量的運算數(shù)據(jù)，也使得成本也相對提高，因此內(nèi)存的測試就極為重要。臺灣唯一深耕于開發(fā)內(nèi)存測試與修復技術的厚翼科技(HOY Technologies)產(chǎn)品「內(nèi)存測試電路開發(fā)環(huán)境-BRAINS」可大幅降低用戶確認內(nèi)存之時鐘域(Clock Domain)的比對時間，并提供優(yōu)化的內(nèi)存測試電路、大幅縮短測試時間，降低測試費用與開發(fā)時程。

　　厚翼科技(HOY)產(chǎn)品「內(nèi)存測試電路開發(fā)環(huán)境-BRAINS」開放用戶自定義Cell Library(組件庫)里組件的行為，讓BRAINS學習如果遇到用戶定義的組件行為，決定內(nèi)存時鐘(Memory Clock)由那一個時鐘路徑提供，并內(nèi)建閘控制組件(Gate Cell)的行為，在自動識別(Auto Identification)后段，進入自動時鐘追溯(Auto Clock Tracing)之前，BRAINS會開始建立所有內(nèi)存的層級(Hierarchy)并找出共同的最頂層級(Top Hierarchy)。對照其他內(nèi)存測試開發(fā)工具而言找出共同的最頂層級(Top Hierarchy)在復雜的電路中會花費很長的運行時間，以BRAINS3.0而言，但若電路設計沒有大幅更改，之后就可直接使用第一次搜尋的結(jié)果，可節(jié)省三倍的運行時間，大幅降地開發(fā)時間與成本。

　　厚翼科技(HOY)針對各式內(nèi)存提供測試與修復解決方案，提供優(yōu)化的內(nèi)存測試電路，先進的功能與友善的接口能大幅縮減測試成本與產(chǎn)品上市的時間，協(xié)助客戶以最少研發(fā)成本與時間，開發(fā)符合良率的產(chǎn)品，提高產(chǎn)業(yè)競爭力。