用于混合信號VLSI的可擴展JTAG控制器IP核設計

1引言

正電子發射斷層（PositronEmissionTomography，PET）是一種先進的核醫學成像技術，其原理是探測正負電子湮滅時所產生的一對光子，根據光子的飛行時間確定發生湮滅的位置，同時根據光子的能量大小確定發生湮滅的正負電子數量。這些光子的飛行時間和能量大小需要通過PET成像系統的前端電子電路進行讀出和處理，并通過圖像重建最終獲得醫學圖像［1］。專用集成電路芯片可以提高PET前端讀出電路的穩定性以及數據采樣和轉換的速率，降低該系統的成本和功耗，但同時也使得它的可觀察性、可測試性和可控制性大大降低［2］。

PET成像系統專用集成電路芯片包括前端弱信號讀出電路、ADC和TDC（Time－to－DigitalConverter）等模塊，因此它是一個數/模混合信號集成電路。目前針對數/模混合信號VLSI的測試技術主要是基于DSP的混合信號測試技術［3］，雖然這種基于DSP自動測試設備（AutomaticTestEquipment，ATE）的測試精度高，但是它的價格昂貴，測試成本高，而且操作復雜，不適應大規模推廣使用。因此開發一種測試成本低、易操作的ATE是非常必要的，而且PET成像系統專用集成電路芯片通常工作在

立即下載瀏攬全文：用于混合信號VLSI的可擴展JTAG控制器IP核設計.pdf