新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 硬件描述語言Verilog HDL設計進階之: Verilog HDL高級語法結構—任務

        硬件描述語言Verilog HDL設計進階之: Verilog HDL高級語法結構—任務

        作者: 時間:2017-06-05 來源:網(wǎng)絡 收藏

        4.2 Verilog HDL高級語法結構——(TASK)

        本文引用地址:http://www.104case.com/article/201706/348833.htm


        如果傳給的變量值和完成后接收結果的變量已定義,就可以用一條語句啟動任務。任務完成以后控制就傳回啟動過程。如任務內部有定時控制,則啟動的時間可以與控制返回的時間不同。
        任務可以啟動其他的任務,其他任務又可以啟動別的任務,可以啟動的任務數(shù)是沒有限制的。不管有多少任務啟動,只有當所有的啟動任務完成以后,控制才能返回。


        1.任務定義
        定義任務的語法如下:

        任務:
        任務名>;
        端口及數(shù)據(jù)類型聲明語句>
        語句1>
        語句2>
        ...
        語句n>
        end

        這些聲明語句的語法與模塊定義中的對應聲明語句的語法是一致的。


        2.任務調用及變量傳遞
        調用任務并傳遞輸入/輸出變量的聲明語句的語法如下:

        任務名>(端口1,端口2,...,端口n);

        下面的例子說明怎樣定義任務和調用任務。
        任務定義如下所示:

        my_task;
        input a, b;
        inout c;
        output d, e;

        語句> //執(zhí)行任務工作相應的語句

        c = foo1; //賦初始值
        d = foo2; //對任務的輸出變量賦值
        e = foo3;
        endtask

        任務調用如下所示:

        my_task(v,w,x,y,z);

        任務調用變量(v、w、x、y、z)和任務定義的I/O變量(a、b、c、d、e)之間是一一對應的。當任務啟動時,由v、w和x傳入的變量賦給了a、b和c。當任務完成后的輸出又通過c、d和e賦給了x、y和z。下面用一個具體的例子用來說明怎樣在模塊的設計中使用任務,使程序容易讀懂。

        module traffic_lights;
        reg clock, red, amber, green;
        parameter on=1, off=0, red_tics=350,
        amber_tics=30,green_tics=200;
        initial red=off; //交通燈初始化
        initial amber=off;
        initial green=off;

        always begin //交通燈控制時序
        red=on; //開紅燈
        light(red,red_tics); //調用等待任務
        green=on; //開綠燈
        light(green,green_tics); //等待
        amber=on; //開黃燈
        light(amber,amber_tics); //等待
        end

        task light(color,tics); //定義交通燈開啟時間的任務
        output color;
        input[31:0] tics;
        begin
        repeat(tics) @(posedge clock); //等待tics個時鐘的上升沿
        color=off; //關燈
        end
        endtask

        always begin //產(chǎn)生時鐘脈沖的always塊
        #100 clock=0;
        #100 clock=1;
        end
        endmodule

        這個例子描述了一個簡單的交通燈的時序控制,并且該交通燈有它自己的時鐘產(chǎn)生器。



        關鍵詞: VerilogHDL 任務 task

        評論


        相關推薦

        技術專區(qū)

        關閉
        主站蜘蛛池模板: 额尔古纳市| 巴青县| 庄河市| 广饶县| 玉溪市| 扶绥县| 阿拉善右旗| 浙江省| 松滋市| 黄浦区| 名山县| 拉萨市| 贵南县| 牟定县| 和静县| 伊吾县| 内丘县| 密山市| 原平市| 忻州市| 教育| 高清| 紫阳县| 扶绥县| 阳泉市| 甘谷县| 宝丰县| 德化县| 白朗县| 抚顺县| 水富县| 嵊州市| 石阡县| 留坝县| 阆中市| 米林县| 新宾| 安新县| 泰宁县| 保靖县| 绥宁县|