新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 3-DES IP核的VerilogHDL設計

        3-DES IP核的VerilogHDL設計

        作者: 時間:2017-06-05 來源:網絡 收藏

        首先介紹了3-DES算法的加密/解密原理,在此基礎上,采用,設計了一種高速的3-,并用語言描述其中的各個模塊。為了能更好地與其他互聯,為該設計了輸入輸出控制信號,同時將其下載到FPGA中進行驗證,獲得了良好的性能。

        3-DES IP核的設計.pdf

        本文引用地址:http://www.104case.com/article/201706/349220.htm



        評論


        相關推薦

        技術專區(qū)

        關閉
        主站蜘蛛池模板: 铁岭县| 平潭县| 驻马店市| 瑞丽市| 苍溪县| 南雄市| 绩溪县| 个旧市| 达拉特旗| 临桂县| 玛曲县| 依安县| 厦门市| 湖口县| 栾川县| 商丘市| 吉首市| 大埔区| 肇庆市| 达州市| 来宾市| 新丰县| 乐清市| 鸡泽县| 沙湾县| 衡阳县| 北票市| 张掖市| 沾益县| 广东省| 河北省| 金塔县| 郎溪县| 清涧县| 彰武县| 九江县| 什邡市| 乌拉特前旗| 和田市| 邯郸县| 海阳市|