新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 3-DES IP核的VerilogHDL設計

        3-DES IP核的VerilogHDL設計

        作者: 時間:2017-06-05 來源:網絡 收藏

        首先介紹了3-DES算法的加密/解密原理,在此基礎上,采用,設計了一種高速的3-,并用語言描述其中的各個模塊。為了能更好地與其他互聯,為該設計了輸入輸出控制信號,同時將其下載到FPGA中進行驗證,獲得了良好的性能。

        3-DES IP核的設計.pdf

        本文引用地址:http://www.104case.com/article/201706/349220.htm



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 鹤庆县| 辰溪县| 墨竹工卡县| 肥西县| 海城市| 景宁| 丰镇市| 云和县| 湄潭县| 鄂州市| 台前县| 泌阳县| 明光市| 都江堰市| 阳朔县| 吉林市| 三门县| 页游| 新河县| 绥江县| 武宁县| 顺平县| 安宁市| 马鞍山市| 汽车| 淳化县| 本溪市| 福海县| 万宁市| 江陵县| 天水市| 石城县| 佛山市| 长治市| 利川市| 边坝县| 黄陵县| 镇坪县| 江孜县| 新丰县| 郧西县|